H - Electricity – 04 – L
Patent
H - Electricity
04
L
H04L 27/227 (2006.01) H04L 7/04 (2006.01) H04L 27/00 (2006.01)
Patent
CA 2320785
The scale of circuit can be small. A demodulating circuit (1A) quadrature-detects a received signal generated by time-multiplexing digital signals which are respectively BPSK-, QPSK-, and 8PSK-demodulated. From the outputs I and Q of the demodulating circuit (1A), a timing circuit (30) detects a burst symbol signal interval. A pattern reproducing circuit (40) outputs the same PN code pattern as on the transmission side. Inverting circuits (13, 14) output RI and RQ on receiving I and Q respectively if the bit of the PN code pattern is "0" and output RI and RQ on receiving -I and -Q respectively if the bit is "1". In a phase error table (ISA) listed are the phase error between the phase at a received signal point and the absolute phase of each output of the inverting circuit (13, 14) for the first quadrant of RI and RQ. A phase error detecting circuit (16A) reads phase error data corresponding to the absolute values of RI and RQ and adjust the data to data according to the quadrants where RI and RQ are present. A carrier reproducing circuit (10A) corrects the phase of a reference carrier used for the quadrature detection so that the adjusted phase error data may be zero.
L'échelle d'un circuit peut être petite. Un circuit démodulateur (1A) détecte en quadrature un signal reçu généré par multiplexage dans le temps de signaux numériques, qui sont démodulés par BPSK, QPSK et 8PSK. A partir des signaux de sortie I et Q du circuit démodulateur (1A), un circuit de synchronisation (30) détecte un intervalle de signaux de symboles en rafale. Un circuit de reproduction de profil (40) émet en sortie un profil de code pseudo-aléatoire identique à celui du côté émission. Des inverseurs (13, 14) émettent en sortie RI et RQ à la réception des signaux I et Q respectivement si le bit du profil de code PN est à "0" et émettent en sortie RI et RQ à la réception des signaux I et Q respectivement si le bit est à "1". Une table de déphasage (15A) contient le déphasage entre la phase à un point de signal reçu et la phase absolue de chaque signal de sortie de l'inverseur (13, 14) pour le premier quadrant de RI et RQ. Un circuit de détection de déphasage (16A) lit les données de déphasage correspondant aux valeurs absolues de RI et RQ et les ajuste sur les données en fonction des quadrants où RI et RQ sont présents. Un circuit reproducteur de porteuse (10A) corrige la phase d'une porteuse de référence utilisée pour la détection en quadrature, de façon à annuler le déphasage.
Horii Akihiro
Matsuda Shoji
Shinjo Soichi
Shiraishi Kenichi
Kabushiki Kaisha Kenwood
Ridout & Maybee Llp
LandOfFree
Demodulating apparatus of receiver does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Demodulating apparatus of receiver, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Demodulating apparatus of receiver will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1826575