G - Physics – 06 – F
Patent
G - Physics
06
F
G06F 13/40 (2006.01) H03M 9/00 (2006.01)
Patent
CA 2247251
A demultiplexer (10) includes an input stage (12) that receives a serial data stream having a plurality of m-bit sections at a first clock rate. The input stage converts successive n-bit portions of each m-bit section into a first n- bit parallel output at a second clock rate. An intermediary stage (14) receives the first n-bit parallel output and generates a second n-bit parallel output at the second clock rate. The first n-bit parallel output corresponds to a different portion of an m-bit section than the second n-bit parallel output. An output stage (16) receives the first n-bit parallel output from the input stage (12) and the second n-bit parallel output from the intermediary stage (14). The output stage (10) places the first n-bit parallel output onto an output bus (36) having a width of m-bitlines at an earlier instance in time than the placement of the second n-bit parallel output.
Un démultiplexeur (10) comporte un étage d'entrée (12) qui reçoit, à une première fréquence de base, un train de données série comportant une pluralité de sections de m bits. L'étage d'entrée convertit des parties successives à n bits de chacune des portions à m bits en une première sortie parallèle à n bits, à une seconde fréquence de base. Un étage intermédiaire (14) reçoit la première sortie parallèle à n bits et génère une seconde sortie parallèle à n bits, à la seconde fréquence de base. La première sortie parallèle à n bits correspond à une partie d'une section à m bits différente de celle correspondant à la seconde sortie parallèle à n bits. Un étage de sortie (16) reçoit la première sortie parallèle à n bits provenant de l'étage d'entrée (12) ainsi que la seconde sortie parallèle à n bits provenant de l'étage intermédiaire (14). L'étage de sortie (10) effectue le placement de la première sortie parallèle sur un bus de sortie (36) ayant une largeur de lignes à m bits à une position temporelle antérieure au placement de la seconde sortie parallèle à n bits.
Alcatel Usa Inc.
Dsc Communications Corporation
Kirby Eades Gale Baker
LandOfFree
Demultiplexer for a multi-bitline bus does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Demultiplexer for a multi-bitline bus, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Demultiplexer for a multi-bitline bus will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1473142