H - Electricity – 03 – L
Patent
H - Electricity
03
L
H03L 7/06 (2006.01) H03L 7/087 (2006.01) H03L 7/14 (2006.01)
Patent
CA 2246146
A universal synchronizer for use in a variety of telecommunications systems based on direct digital phase synthesis (DDPS) include digital and analog PLLs. The synchronizer may be used for wireless, optical, or wireline transmission systems and for a wide ranges of data rates. Digital phase detectors are used in the digital PLLs for comparing the phase of the local clock f L with the phase of a respective digital reference clock, and provides a respective phase error signal. A digital phase synthesis unit receives the phase error signal and a target phase error and produces a first and a second set of control signals for driving an error driver. The error driver generates the control voltage for adjusting the frequency of a VCXO that is used for all PLLs, to lock the respective PLL. The first set of control signal generates the control voltage for the digital PLLs, and the second set of control signals generates the control voltage for the analog PLLs and for the acquisition mode of operation of all PLLs. The frequency and the width of the members of the first and second set of control signals are adjusted with a density width code, which is calculated for a target value and for the specific configuration of the synchronizer.
Un synchroniseur universel à utiliser dans différents systèmes de télécommunication basés sur un dispositif de synthèse de phase numérique directe (DDPS) comprend des PLL numériques et analogiques. Le synchroniseur peut être utilisé pour les systèmes de transmission sans fil, optique ou à câble et pour une vaste plage de vitesses de transmission de données. Les détecteurs de phases numériques sont utilisés dans les PLL numériques pour comparer la phase de l'horloge locale f L avec la phase d'une horloge de référence numérique correspondante, et fournissent un signal d'erreur de phase correspondante. Un dispositif de synthèse de phase numérique reçoit le signal d'erreur de phase et une erreur de phase cible et produit un premier et un deuxième ensembles de signaux de commande pour entraîner un circuit de commande en cas d'erreur. Ce dernier produit la tension de commande pour régler la fréquence d'un VCXO qui est utilisé pour toutes les PLL, afin de verrouiller la PLL correspondante. Le premier ensemble de signaux de commande produit la tension de commande pour les PLL numériques, et le deuxième ensemble de signaux de commande produit la tension de commande pour les PLL analogiques et pour le mode de fonctionnement acquisition de toutes les PLL. La fréquence et la largeur des éléments du premier et du deuxième ensembles de signaux de commande sont réglées avec un code de largeur de densité, qui est calculé pour une valeur cible et pour la configuration spécifique du synchroniseur.
Measures Jeffrey Martin
Nortel Networks Limited
Northern Telecom Limited
LandOfFree
Direct digital phase synthesis does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Direct digital phase synthesis, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Direct digital phase synthesis will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1843813