H - Electricity – 03 – D
Patent
H - Electricity
03
D
H03D 5/00 (2006.01) H04L 27/233 (2006.01) H04L 27/38 (2006.01)
Patent
CA 2099394
A DQPSK delay detection circuit includes a semi-synchronous detector synchronously detecting an input signal to obtain two demodulated signals, a low-pass filter for extracting a baseband signal from the demodulated signals, an A-D convertor sampling the baseband signal by a clock signal with a frequency 32 times higher than a symbol rate frequency and converting them to digital values with a predetermined number of quantization bits, a clock pulse generator generating clock signals synchronized with the baseband signal and having a frequency equal to and two times as high as the symbol rate frequency with a phase adjusted in accordance with a change of an eye pattern of an output of the A-D convertor, a data delay unit delaying the output of the A-D convertor by a time equivalent to one time slot according to a clock signal synchronized with the baseband signal and having a frequency equal to the symbol rate frequency, an operation unit generating signals I and Q from the output of the A-D convertor and a one-time-slot-before output of the A-D convertor delayed by the data delay unit according to a clock signal synchronized with the baseband signal and having a frequency equal to the symbol rate frequency, and a judging unit demodulating an in-phase component signal and orthogonal component signal from the signals I and Q and performing parallel-serial conversion to output data.
L'invention est un circuit de détection de retards dans les signaux modulés par déplacement de phase différentiel en quadrature qui comprend un détecteur semi-synchrone servant à détecter en synchronisme les signaux d'entrée pour produire deux signaux démodulés, un filtre passe-bas servant à extraire un signal de bande de base de ces signaux démodulés, un convertisseur analogique-numérique qui échantillonne ce signal de bande de base à l'aide d'un signal d'horloge dont la fréquence est 32 fois plus élevée que la fréquence de transmission des symboles et qui le convertit en un signal numérique ayant un nombre prédéterminé de bits de quantification, un générateur de signaux d'horloge synchronisés avec le signal de bande de base ayant une fréquence double de la fréquence de transmission des symboles et une phase ajustée selon la modification du diagramme en oeil du signal de sortie du convertisseur analogique-numérique, une unité de retardement servant à retarder le signal de sortie du convertisseur analogique-numérique d'une durée correspondant à un créneau de temps d'après le signal d'horloge synchronisé au signal de bande de base dont la fréquence est égale à la fréquence de transmission des symboles, un générateur de signaux I et Q utilisant le signal de sortie du moment du convertisseur analogique-numérique et le signal de sortie de ce même convertisseur produit à un créneau de temps auparavant et retardé par l'unité de retardement selon le signal d'horloge synchronisé avec le signal de bande de base dont la fréquence est égale à la fréquence de transmission des symboles, et une unité d'évaluation qui démodule une composante en phase et une composante orthogonale des signaux I et Q et qui effectue une conversion parallèle-série pour produire les données de sortie.
Murata Mfg Co. Ltd.
Ridout & Maybee Llp
LandOfFree
Dqpsk delay detection circuit does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Dqpsk delay detection circuit, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Dqpsk delay detection circuit will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1946768