Dynamic-to-static logic converter

Details Dynamic-to-static logic converter Dynamic-to-static logic converter

H - Electricity

03

K

H03K 19/096 (2006.01)

Patent

CA 2572462

This disclosure is directed to techniques for reducing erroneous static logic signals when logic signals change relative to a clock signal within a dynamic to static logic converter circuit. Domino logic circuits, for example, utilize dynamic logic signals evaluated relative to a clocking signal. When dynamic logic signals are evaluated, logic signals propagate within logic circuits. Dynamic to static logic converter circuits possess logic signals used to generate static logic signals that change state at well defined points in time relative to a clocking signal used by dynamic logic. Use of a delay (103) for a clocking signal (112) by a latch circuit (102) utilized to capture a dynamic logic signal (113) for conversion to a static logic signal reduces logic level changes in static logic signals during times in which dynamic logic signals may be indeterminate. Use of current limiting circuit elements associated with the latch circuit may further reduce logic level changes during these times in which dynamic logic signals may be indeterminate.

Cette invention concerne des techniques permettant de réduire des signaux logiques statiques erronés lorsque des signaux logiques changent par rapport à un signal d'horloge au sein d'un convertisseur logique dynamique/statique. Les circuits logiques en domino, par exemple, font intervenir des signaux logiques dynamiques évalués par rapport à un signal d'horloge. Lors de l'évaluation de signaux logiques dynamiques, des signaux logique se propagent au sein des circuits logiques. Les circuits de convertisseur logique dynamique/statique possèdent des signaux logiques servant à générer des signaux logiques statiques qui changent d'état en des points bien définis par rapport à un signal d'horloge utilisé par une logique dynamique. L'application d'un retard par un signal d'horloge au moyen d'un circuit de verrouillage utilisé pour capturer un signal logique dynamique en vue de le convertir en un signal logique statique permet de réduire les niveaux de changement dans les signaux logiques statiques dans des périodes où les signaux logiques dynamiques peuvent être indéterminés. L'emploi d'éléments de circuit limiteur de courant associés au circuit de verrouillage peut contribuer encore à réduire les changements de niveaux pendant les périodes de possible indétermination des signaux logiques dynamiques.

Affiliated with

Also associated with

Rating

Dynamic-to-static logic converter does not yet have a rating. At this time, there are no reviews or comments for this patent.

If you have personal experience with Dynamic-to-static logic converter, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Dynamic-to-static logic converter will most certainly appreciate the feedback.

Rate now

Comments { 0 }

Profile ID: LFCA-PAI-O-1580776