H - Electricity – 05 – F
Patent
H - Electricity
05
F
H05F 3/00 (2006.01) H01L 27/02 (2006.01) H01L 29/74 (2006.01) H02H 9/04 (2006.01)
Patent
CA 2177150
A device for protecting an integrated circuit (IC) against electrostatic discharge (ESD) includes a self-triggered silicon controlled rectifier (STSCR) coupled across the internal supply potentials (Vcc, Vss) of the integrated circuit. The STSCR exhibits a snap-back in its current versus voltage characteristic which is triggered at a predetermined voltage during an ESD event. As large voltages build up across the chip capacitance, the predetermined voltage of the SCR (30) is triggered at a potential which is sufficiently low to protect the internal junctions of the IC from destructive reverse breakdown. The STSCR comprises a pnpn semiconductor structure which includes an n-well disposed in a p-substrate. A first n+ region (62) and p-type region (64) are both disposed in the n-well (60). The n+ and p-type regions are spaced apart and electrically connected to form the anode of the SCR. The ESD protection device also includes diode clamps (26, 27) between the periphery and internal power supply lines, and a novel well resistor which provides a distributed resistance further protecting sensitive output buffer circuitry.
Un dispositif servant à protéger un circuit intégré (IC) contre des décharges électriques (ESD) comprend un redresseur à déclenchement automatique commandé au silicium (STSCR) couplé aux potentiels d'alimentation interne (Vcc, Vss) du circuit intégré. La caractéristique courant par rapport à la tension du redresseur (STSCR) présente un rebond brusque déclenché à une tension prédéterminée pendant une décharge électrique. Simultanément à la formation de tensions importantes à travers la capacité de la puce de circuit intégré, la tension prédéterminée du redresseur (30) est déclenchée à un potentiel suffisamment bas pour protéger les jonctions intérieures du circuit intégré d'un claquage inversé destructeur. Le redresseur (STSCR) comprend une structure pnpn de semiconducteur comportant un puits n situé dans un substrat p. Une première région n+ et une région de type p (64) sont situées dans le puits n (60). Les régions n+ et de type p sont éloignées les unes des autres et connectées électriquement, de façon à constituer l'anode du redresseur. Le dispositif de protection contre les décharges électriques comporte également des diodes de niveau (26, 27) entre les circuits d'alimentation périphériques et intérieurs, ainsi qu'une nouvelle résistance de puits permettant de répartir la résistance, afin d'augmenter la protection du circuit tampon de sortie.
Holt William M.
Maiz Jose A.
Smith Jeffrey
Wagner Glen R.
Webb Clair C.
Intel Corporation
Riches Mckenzie & Herbert Llp
LandOfFree
Electrostatic discharge protection circuit does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Electrostatic discharge protection circuit, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Electrostatic discharge protection circuit will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1408694