H - Electricity – 04 – J
Patent
H - Electricity
04
J
H04J 3/16 (2006.01) G06F 13/40 (2006.01) H03K 17/00 (2006.01) H03K 17/62 (2006.01) H04J 3/12 (2006.01)
Patent
CA 2108725
A multiplexer, preferably on an integrated circuit chip, receives a plurality of buses each having a plurality of lines responsive to binary indications and passes the binary indications in the lines of a particular one of the buses. The multiplexer includes a plurality of circuit blocks each responsive to the binary indications in the lines of an individual one of the buses. Each block has a plurality of recursive circuits each having first and second stages. The second stages of the recursive circuits in an individual one of the circuit blocks receive an individual one of a plurality of control indications at a first side of the block to activate the first stages in such recursive circuits. The first stage in each recursive circuit in each individual circuit block receives at a second side of the block the binary indications in an individual line in an individual one of the buses to obtain a signal from such first stage in accordance with such binary indication upon the activation of such first stage. The output lines of the same binary significance in the different circuit blocks are connected in an OR relationship. Each output circuit in a plurality is responsive to the signals in the OR relationship of an individual binary significance from the recursive circuit in the activated block to provide output signals from the multiplexer. The multiplexer accordingly provides a recursive and expansible arrangement for passing signals at each instant from a selected bus without any wire crossovers.
Un multiplexeur, de préférence sur une puce à circuit intégré, reçoit une multitude de bus comprenant chacun une multitude de lignes sensibles aux indications binaires et transmet les indications binaires des lignes d'un des bus. Le multiplexeur comprend une multitude de blocs de circuits sensibles chacun aux indications binaires des lignes d'un des bus. Chaque bloc comprend une multitude de circuits récursifs comprenant chacun un premier et un deuxième étages. Les deuxièmes étages des circuits récursifs d'un des blocs de circuits reçoivent une des indications de contrôle d'un premier côté du bloc pour activer les premiers étages de ces circuits récursifs. Le premier étage de chaque circuit récursif de chaque bloc de circuits reçoit d'un deuxième côté du bloc les indications binaires d'une ligne d'un des bus de façon à obtenir un signal de ce premier étage conformément à cette indication binaire au moment de l'activation de ce premier étage. Les lignes de sortie ayant la même importance binaire dans les différents blocs de circuits sont connectées suivant une relation OU. Chaque circuit de sortie d'un groupe est sensible aux signaux de la relation OU d'une importance binaire provenant du circuit récursif du bloc activé pour produire des signaux de sortie à partir du multiplexeur. Le multiplexeur fournit en conséquence un arrangement récursif et extensible pour le transfert des signaux en tout temps à partir d'un bus sélectionné sans croisement de fil.
Borden Ladner Gervais Llp
Brooktree Corporation
Muramatsu John J.
LandOfFree
Expansible high speed digital multiplexer does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Expansible high speed digital multiplexer, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Expansible high speed digital multiplexer will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1641545