H - Electricity – 03 – M
Patent
H - Electricity
03
M
H03M 13/00 (2006.01) H03M 13/41 (2006.01) H03M 13/45 (2006.01)
Patent
CA 2337190
A method and apparatus are used for determining a metric in a decoding algorithm, such as a Viterbi algorithm, using an n-bit processing module, on the basis of plural m-bit soft input words, wherein n.ge.2xm. The technique comprises: receiving plural m-bit soft input words; assembling at least two of the plural m-bit soft input words into a single n-bit composite soft input word; computing the respective distances between the at least two soft input words in the composite soft input word and expected codeword values to produce a composite distance word: summing the respective distances together to produce the metric: and extracting the metric. The n-bit processing module may comprise a 16-bit processing module employing 16-bit words, and the m-bit soft input words may each comprise a 4-bit word. Processing the plural soft input words en bloc increases the speed and information transfer rate of the decoder, and reduces the memory requirements of the decoder.
L'invention se rapporte à un procédé et à un appareil permettant de déterminer une donnée métrique dans un algorithme de décodage, tel qu'un algorithme de Viterbi, au moyen d'un algorithme de traitement à n bits, sur la base de plusieurs mots d'entrée pondérés à m bits, avec n >/= 2xm. Ledit procédé consiste à recevoir plusieurs mots d'entrée pondérés à m bits, à assembler au moins deux desdits mots d'entrée pondérés en un seul mot d'entrée pondéré composite à n bits; à calculer les distances respectives entre au moins les deux mots d'entrée pondérés contenus dans le mot d'entrée pondéré composite et des valeurs de mots codés attendues de manière à produire un mot de distance composite; à additionner les distances respectives les unes avec les autres de façon à produire une donnée métrique et à extraire ladite donnée métrique. Le module de traitement à n bits peut comporter un module de traitement à 16 bits fonctionnant avec des mots de 16 bits, et les mots d'entrée pondérés à m bits peuvent comporter chacun un mot à 4 bits. La possibilité de traiter les multiples mots d'entrée pondérés en bloc permet d'une part d'accroître la vitesse et le débit de transfert des informations du décodeur, et d'autre part de réduire les exigences en termes d'espace mémoire du décodeur.
Marks & Clerk
Telefonaktiebolaget L. M. Ericsson (publ)
Telefonaktiebolaget Lm Ericsson
LandOfFree
Fast metric calculation for viterbi decoder implementation does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Fast metric calculation for viterbi decoder implementation, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Fast metric calculation for viterbi decoder implementation will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1892267