Fault resilient/fault tolerant computing

Details Fault resilient/fault tolerant computing Fault resilient/fault tolerant computing

G - Physics

06

F

G06F 13/42 (2006.01) G06F 1/14 (2006.01) G06F 3/00 (2006.01) G06F 9/00 (2006.01) G06F 11/00 (2006.01) G06F 11/16 (2006.01) G06F 11/20 (2006.01)

Patent

CA 2177850

A method of synchronizing at least two computing elements (CE1, CE2) that each have clocks that operate asynchronously of the clocks of the other computing ele- ments includes selecting one or more signals, designated as meta time signals, from a set of signals produced by the computing elements (CE1, CE2), monitoring the com- puting elements (CE1, CE2) to detect the production of a selected signal by one of the computing elements (CE1), waiting for the other computing elements (CE2) to pro- duce a selected signal, transmitting equally valued time updates to each of the computing elements, and updating the clocks of the computing elements (CE1, CE2) based on the time updates. In a second aspect of the invention, fault resilient, or tolerant, computers (200) are produced by designating a first processor as a computing element (204), designating a second processor (202) as a controller, connecting the computing element (204) and the controller (202) to produce a modular pair, and connecting at least two modular pairs to produce a fault resilient or fault tol- erant computer (200). Each computing element (202, 204) of the computer (200) performs all instructions in the same number of cycles as the other computing elements (202, 204). The computer systems include one or more con- trollers (202) and at least two computing elements (204).

Dans un premier aspect, un procédé de synchronisation d'au moins deux éléments de traitement (CE1, CE2) ayant chacun des horloges fonctionnant de manière asynchrone par rapport aux horloges des autres éléments de traitement consiste à sélectionner un ou plusieurs signaux, appelés signaux de métatemps, dans un ensemble de signaux produits par les éléments de traitement (CE1, CE2), à contrôler ces derniers en vue de détecter la production, par l'un des éléments de traitement (CE1), d'un signal sélectionné, à attendre que les autres éléments de traitement (CE2) produisent un signal sélectionné, à transmettre à chacun des éléments de traitement des actualisations de temps de valeur égale, et à actualiser les horloges des éléments de traitement (CE1, CE2) sur la base de ces actualisations de temps. Dans un deuxième aspect, des ordinateurs résilients ou insensibles aux défaillances (200) sont obtenus par désignation d'un premier processeur comme élément de traitement (204), désignation d'un deuxième processeur (202) comme contrôleur, connexion de l'élément de traitement (204) et du contrôleur (202) pour produire une paire modulaire, et connexion d'au moins deux paires modulaires pour obtenir un ordinateur résilient ou insensible aux défaillances (200). Chaque élément de traitement (202, 204) de cet ordinateur (200) exécute toutes les instructions dans le même nombre de cycles que les autres éléments de traitement (202, 204). Les systèmes informatiques comportent un ou plusieurs contrôleurs (202) et au moins deux éléments de traitement (204).

Affiliated with

Also associated with

Rating

Fault resilient/fault tolerant computing does not yet have a rating. At this time, there are no reviews or comments for this patent.

If you have personal experience with Fault resilient/fault tolerant computing, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Fault resilient/fault tolerant computing will most certainly appreciate the feedback.

Rate now

Comments { 0 }

Profile ID: LFCA-PAI-O-1975668