Fpga lookup table with high speed read decoder

Details Fpga lookup table with high speed read decoder Fpga lookup table with high speed read decoder

H - Electricity

03

K

H03K 19/177 (2006.01)

Patent

CA 2676132

A fast, space-efficient lookup table (LUT) for programmable logic devices (PLDs) in which the write decoder, read decoder and memory block of the LUT are modified to improve performance while providing a highly efficient layout. Both the write decoder and the read decoder are controlled by LUT input signals, and data signals are transmitted directly to each memory circuit of the memory block (i.e., without passing through the write decoder). The read decoder includes a multiplexing circuit made up of a series of multiplexers that are directly controlled by the input signals received from the interconnect resources of the PLD. In one embodiment, a configurable logic block is provided with a single write decoder that is shared by a first LUT and second LUT.

L'invention concerne une table de recherche rapide occupant l'espace efficacement et convenant pour des unités logiques programmables dans lesquelles le décodeur d'écriture, le décodeur de lecture et le bloc mémoire de la table de recherche sont modifiés afin d'améliorer le rendement de cette dernière, tout en permettant une disposition hautement performante. Tant le décodeur d'écriture que le décodeur de lecture sont commandés par des signaux d'entrée de la table de recherche et des signaux de données sont directement transmis à chaque circuit de mémoire du bloc mémoire (c'est-à-dire, sans passer par le décodeur d'écriture). Le décodeur de lecture comprend un circuit de multiplexage constitué d'une série de multiplexeurs directement commandés par les signaux d'entrée reçus des ressources d'interconnexion de l'unité logique programmable. Dans un mode de réalisation, un bloc logique configurable est pourvu d'un seul décodeur d'écriture partagé par une première table de recherche et par une seconde table de recherche.

Affiliated with

Also associated with

Rating

Fpga lookup table with high speed read decoder does not yet have a rating. At this time, there are no reviews or comments for this patent.

If you have personal experience with Fpga lookup table with high speed read decoder, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Fpga lookup table with high speed read decoder will most certainly appreciate the feedback.

Rate now

Comments { 0 }

Profile ID: LFCA-PAI-O-1916576