H - Electricity – 04 – L
Patent
H - Electricity
04
L
H04L 29/06 (2006.01) H04L 1/00 (2006.01) H04L 29/08 (2006.01)
Patent
CA 2475591
An HDLC accelerator includes a deframer and framer to respectively accelerate the deframing and framing processes for PPP packets. The deframer includes an input interface unit, a detection unit, a conversion unit, and an output interface unit. The input interface unit receives a packet of data to be deframed. The detection unit evaluates each data byte to detect for special bytes (e.g., flag, escape, and invalid bytes). The conversion unit deframes the received data by removing flag and escape bytes, "un-escaping" the data byte following each escape byte, providing a header word for each flag byte, and checking each deframed packet based on a frame check sequence (FCS) value associated with the packet. The output interface unit provides deframed data and may further perform byte alignment in providing the deframed data. A state control unit provides control signals indicative of specific tasks to be performed for deframing.
La présente invention concerne un accélérateur HDLC (high-level data link control / commande de liaison de données à haut niveau) qui comprend un dispositif de détramage et un dispositif de tramage qui accélèrent respectivement les processus de détramage et de tramage de paquets PPP. Le dispositif de détramage comprend une unité d'interface d'entrée, une unité de détection, une unité de conversion, et une unité d'interface de sortie. L'unité d'interface d'entrée reçoit un paquet de données qui doit subir le détramage. L'unité de détection évalue chaque octet de données pour détecter les octets spéciaux (par ex. octets drapeaux, octets d'échappement, octets invalides). L'unité de conversion réalise le détramage des données reçues par élimination des octets drapeaux et des octets d'échappement, un "non-échappement" (un-escaping) des octets de données succédant à chaque octet d'échappement, attribution d'un mot en-tête à chaque octet drapeau, et vérification de chaque paquet qui a subit le détramage en se basant sur une valeur de séquence de vérification de trame (frame check sequence / FCS) associée au paquet. L'unité d'interface de sortie fournit les données qui ont subit le détramage et peut également réaliser un alignement d'octets lorsqu'elle fournit lesdites données qui ont subit le détramage. Une unité de commande d'état fournit des signaux de commande représentatifs de tâches spécifiques à mettre en oeuvre pour le détramage.
Abrol Nischal
Lin Jian
Pan Hanfang
Turner Simon
Qualcomm Incorporated
Smart & Biggar
LandOfFree
Hdlc hardware accelerator does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Hdlc hardware accelerator, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Hdlc hardware accelerator will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1984297