G - Physics – 01 – R
Patent
G - Physics
01
R
G01R 31/3185 (2006.01)
Patent
CA 2416655
A method for use in the hierarchical design of integrated circuits, having at least one module having functional memory elements and combinational logic, comprises replacing the description of functional memory elements of a module with a description of a scannable memory element configurable in scan mode and capture mode; partitioning the module into an internal partition and a peripheral partition by converting selected scannable memory elements into peripheral scannable memory elements which are configurable in an internal test mode, an external test mode and a normal operation mode; arranging the scannable memory elements into scan chains in which peripheral and internal scannable memory elements of the module are controlled by an associated module test controller when configured in internal test mode; and peripheral scannable memory elements of the module are controlled by a higher level test controller when configured in an external test mode.
L'invention concerne un procédé destiné à être employé dans la conception hiérarchique de circuits intégrés possédant au moins un module comportant des éléments fonctionnels de mémoire et une logique combinatoire. Ce procédé comprend plusieurs étapes : remplacement de la description des éléments fonctionnels de mémoire d'un module par une description d'un élément de mémoire balayable, configurable en mode balayage ou en mode capture ; partitionnement du module en une partition interne et une partition périphérique par conversion de la description d'éléments de mémoire balayables sélectionnés en éléments de mémoire balayables périphériques, configurables en un mode d'essai interne, un mode d'essai externe et un mode de fonctionnement normal ; organisation des éléments de mémoire balayables en chaînes de balayage dans lesquelles les éléments de mémoire balayables périphériques et internes du module sont contrôlés par un contrôleur associé d'essai de module lorsqu'ils sont configurés en mode d'essai interne ; les éléments de mémoire balayables périphériques du module sont contrôlés par un contrôleur d'essai de niveau supérieur lorsqu'ils sont configurés en mode d'essai externe.
Bernard Charles
Burek Dwayne
Cote Jean-Francois
Gauthier Pierre
Girouard Pierre
Logicvision Inc.
Proulx Eugene E.
LandOfFree
Hierarchical design and test method and system, program... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Hierarchical design and test method and system, program..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Hierarchical design and test method and system, program... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1702212