H - Electricity – 04 – L
Patent
H - Electricity
04
L
H04L 12/56 (2006.01) H04Q 11/04 (2006.01)
Patent
CA 2388348
The packet-buffering system and method of the present invention enables communication devices incorporating a full-mesh architecture to achieve bandwidth aggregation levels ordinarily associated with partial-mesh architectures. The packet-buffering invention uses a hierarchical memory structure having first and second packet-buffers to buffer packets between the input and output ports of the communication device. The received packets are organized by output port and priority level in the first packet buffer, which operates at the aggregate network rate of the communication device. The packets are then funneled to second packet buffers, having corresponding priority and output port assignments, at less than the aggregate network rate and which exhibit buffer depths that exceed that of the first packet buffer. The resulting hierarchical output-queued, packet-buffering system enables a communication system that exhibits a high degree of differentiated services with bandwidth guarantees and at high aggregation levels without experiencing head-of-line blocking.
L'invention se rapporte à un système et à un procédé de mise en mémoire tampon qui permet à des dispositifs de communication intégrant une architecture à maillage total de parvenir à des niveaux d'agrégation de largeurs de bande normalement associés à des architectures à maillage partiel. Cette invention met en oeuvre une structure de mémoire hiérarchique comportant de premiers et de seconds tampons de paquets pour la mise en mémoire tampon des paquets entre les ports d'entrée et de sortie du dispositif de communication. Les paquets reçus sont organisés par port de sortie et niveau de priorité dans le premier tampon de paquets qui fonctionne à la vitesse réseau maximale du dispositif de communication. Ces paquets sont ensuite canalisés, avec une priorité et des affectations de ports de sortie correspondantes et à une vitesse inférieure à la vitesse réseau, vers les seconds tampons de paquets qui présentent des profondeurs de tampons excédant celui du premier tampon de paquets. Le système hiérarchique résultant de mise en mémoire tampon, à files de sortie, permet d'obtenir un système de communication présentant un degré élevé de services différentiés avec des garanties de largeur de bande et à des niveaux élevés d'agrégation sans risque de blocage en tête de ligne.
Ryan Robert
Woo Leon K.
Enterasys Networks Inc.
Smart & Biggar
Tenor Networks Inc.
LandOfFree
Hierarchical output-queued packet-buffering system and method does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Hierarchical output-queued packet-buffering system and method, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Hierarchical output-queued packet-buffering system and method will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1824646