H - Electricity – 03 – M
Patent
H - Electricity
03
M
H03M 13/41 (2006.01)
Patent
CA 2387766
System performing an ad-compare-select (ACS) butterfly operation in an implementation of the Viterbi algorithm. The system includes a first memory element (145) for storing a plurality of source state metrics; a multiplexer (670) which is capable of selecting between a first and second operating path based on even and odd clock cycles. ACS mechanism (600), which calculates the target state metrics for each of the source state metrics. A second memory coupled to the ACS mechanism and the multiplexer, is used to temporarily store the target metrics. The multiplexer therefore selects the first operating path during even clock cycles and supplies the source state metrics from the first memory to the ACS mechanism to generate target state metrics. During odd clock cycles, the multiplexer selects the second operating path to access the second memory and use the previously calculated target state metrics as intermediate source state metrics.
L'invention concerne un système effectuant une opération papillon ACS (addition-comparaison-sélection) lors de la mise en oeuvre de l'algorithme de Viterbi. Ce système comprend un premier élément mémoire (145) servant à stocker une pluralité de paramètres d'état sources; un multiplexeur (670) pouvant effectuer une sélection entre une première et une deuxième voie d'opération, sur la base de cycles d'horloge pairs et impairs ; un mécanisme ACS (600) qui calcule les paramètres d'état cibles pour chaque paramètre d'état source. Une deuxième mémoire, couplée au mécanisme ACS et au multiplexeur, est utilisée pour stocker temporairement les paramètres cibles. Le multiplexeur sélectionne par conséquent la première voie d'opération pendant les cycles d'horloge pairs et fournit au mécanisme ACS les paramètres d'état sources contenus dans le premier élément pour produire les paramètres d'état cibles. Pendant les cycles impairs, le multiplexeur sélectionne la deuxième voie d'opération pour accéder à la deuxième mémoire et utilise les paramètres d'état cibles calculés auparavant sous forme de paramètres d'état sources.
Qualcomm Incorporated
Smart & Biggar
LandOfFree
High-speed acs unit for a viterbi decoder does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with High-speed acs unit for a viterbi decoder, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and High-speed acs unit for a viterbi decoder will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1693476