H - Electricity – 03 – L
Patent
H - Electricity
03
L
H03L 7/089 (2006.01) H03L 7/085 (2006.01)
Patent
CA 2251378
A phase lock loop includes a charge pump, a voltage controlled oscillator (VCO), and a phase frequency detector. The phase frequency detector has a dynamic logic structure. The phase frequency detector generates up and down signals for directing the charge pump to provide a voltage signal to the VCO to vary the frequency of the VCO clock. The difference between the up and down signals is indicative of the phase difference between the reference signal and the VCO clock. The phase frequency detector includes up and down signal generators for generating the up and down signals, respectively.
La présente invention concerne une boucle à phase asservie comprenant une pompe à charge, un oscillateur commandé en tension et un comparateur de phase. Le comparateur de phases dispose d'une structure logique dynamique. Le comparateur de phases génère des signaux hauts et bas servant à demander à la pompe à charge de fournir à l'oscillateur commandé en tension un signal tension destiné à faire varier la fréquence de l'horloge de l'oscillateur commandé en tension. La différence entre les signaux hauts et bas est caractéristique du déphasage entre le signal d'horloge de référence et l'horloge de l'oscillateur commandé en tension. Le comparateur de phases comporte des générateurs de signal haut et de signal bas servant, respectivement, à générer des signaux hauts et des signaux bas. Le générateur de signal haut comporte un premier transistor à effet de champ à canal p, une électrode de grille de ce transistor permettant de recevoir un signal établi. La source d'un deuxième transistor à effet de champ à canal p est couplée au drain du premier transistor à effet de champ à canal p, une électrode de grille de ce transistor permettant de recevoir un signal d'horloge de référence. La source d'un premier transistor à effet de champ à canal n est couplée au drain du deuxième transistor à effet de champ à canal p, une électrode de grille de ce transistor permettant de recevoir le signal établi. Une électrode de grille d'un troisième transistor à effet de champ à canal p est couplée au drain du deuxième transistor à effet de champ à canal p. La source d'un deuxième transistor à effet de champ à canal n est couplée au drain du troisième transistor à effet de champ à canal p de façon à fournir un signal haut, une électrode de grille ce transistor permettant de recevoir le signal d'horloge de référence. La source d'un troisième transistor à effet de champ à canal n est couplée au drain du deuxième transistor à effet de champ à canal n, une électrode de grille de ce transistor étant couplée à l'électrode de grille du troisième transistor à effet de champ à canal p. Le générateur de signal bas comporte un quatrième transistor à effet de champ à canal p, une électrode de grille de ce transistor permettant de recevoir le signal établi. La source d'un cinquième transistor à effet de champ à canal p est couplée au drain du quatrième transistor à effet de champ à canal p, une électrode de grille de ce transistor permettant de recevoir un signal d'horloge de référence issu d'un oscillateur commandé en tension. La source d'un quatrième transistor à effet de champ à canal n est couplée au drain du cinquième transistor à effet de champ à canal p, une électrode de grille de ce transistor permettant de recevoir le signal établi. Une électrode de grille d'un sixième transistor à effet de champ à canal p est couplée au drain du cinquième transistor à effet de champ à canal p. La source d'un cinquième transistor à effet de champ à canal n est couplée au drain du sixième transistor à effet de champ à canal p, une électrode de grille ce transistor permettant de recevoir le signal d'horloge de référence issu d'un oscillateur commandé en tension. La source d'un sixième transistor à effet de champ à canal n est couplée au drain du cinquième transistor à effet de champ à canal n, une électrode de grille de ce transistor étant couplée à l'électrode de grille du sixième transistor à effet de champ à canal p. La première entrée d'un circuit de réinitialisation tel qu'une porte NON ET est couplée au drain du troisième transistor à effet de champ à canal p, une deuxième entrée étant couplée au drain du sixième transistor à effet de champ à canal p. En outre, ce circuit de réinitialisation comporte une sortie permettant de générer le signal établi.
Jeong Deog-Kyoon
Lee Kyeongho
Silicon Image Inc.
Sim & Mcburney
LandOfFree
High-speed and high-precision phase locked loop does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with High-speed and high-precision phase locked loop, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and High-speed and high-precision phase locked loop will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1671667