High speed complementary field effect transistor logic circuits

Details High speed complementary field effect transistor logic circuits High speed complementary field effect transistor logic circuits

H - Electricity

03

K

H03K 19/017 (2006.01) H03K 19/094 (2006.01) H03K 19/0948 (2006.01)

Patent

CA 2051103

A high speed, high density, low power dissipation all parallel FET logic circuit includes a driving stage having a plurality of parallel FETs of a first conductivity type for receiving logic input signals and a load FET of second conductivity type connected to the common output of the driving stage. A complementary FET inverter including serially connected FETs of first and second conductivity type is connected to the common output and the load FET. According to the invention the voltage transfer function of the complementary inverter is skewed so that the product of the carrier mobility and the ratio of channel width to length of the inverter FET of the first conductivity type is made substantially greater than the product of the carrier mobility and the ratio of channel width to length of the inverter FET of the second conductivity type. By skewing the voltage transfer function of the complementary inverter the voltage lift-off interval is dramatically decreased, thereby improving the speed. AND and OR circuits and combined AND-OR circuits may be provided, having true and complement outputs. A multigate serial load transistor may further reduce power consumption.

Circuit logique FET entièrement parallèle, très rapide, de densité élevée, à faible consommation d'énergie et comportant un étage d'attaque muni d'un certain nombre de FET parallèles d'un premier type de conductivité pour recevoir des signaux logiques d'entrée et un FET de charge appartenant à un deuxième type de conductivité qui est relié à la sortie commune de l'étage d'attaque. Un inverseur FET complémentaire constitué de FET reliés en série et faisant partie du premier et du deuxième types de conductivité est rattaché à la sortie commune et au FET de charge. Avec cette invention, la fonction de transfert de tension de l'inverseur complémentaire est désaxée pour que le produit de la mobilité du porteur de charge avec le rapport de la largeur de canal sur la longueur de l'inverseur FET du premier type de conductivité soit sensiblement plus important que le produit de la mobilité du porteur de charge avec le rapport de la largeur de canal sur la longueur de l'inverseur FET du deuxième type de conductivité. En désaxant la fonction de transfert de tension de l'inverseur complémentaire, on fait décroître considérablement l'intervalle de levée de tension et l'on améliore ainsi la vitesse. Cette invention permet également d'obtenir des circuits logiques ET et OU et des circuits combinés ET-OU comportant des sorties vraie et complémentaire. Un transistor à charge en série multiporte permet également de réduire la consommation d'énergie.

Affiliated with

Also associated with

Rating

High speed complementary field effect transistor logic circuits does not yet have a rating. At this time, there are no reviews or comments for this patent.

If you have personal experience with High speed complementary field effect transistor logic circuits, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and High speed complementary field effect transistor logic circuits will most certainly appreciate the feedback.

Rate now

Comments { 0 }

Profile ID: LFCA-PAI-O-1353170