H - Electricity – 03 – K
Patent
H - Electricity
03
K
H03K 19/177 (2006.01)
Patent
CA 2499277
A programmable logic device (PLD) architecture includes a plurality of PLD single-bit logic cells (Fig.3). Each single bit logic cell is comprised of all CMOS logic devices including a programmable cell unit (330-333), a settable latch (320-323), a signal path means (360A, 360B), and an output logic gate (350). The signal-path means coupled to the cell unit, the settable latch, and the output logic gate to create a positive feedback loop to improve speed and noise immunity. Each single bit logic gate is a basic building block (402-408) for a modular low power consumption, high speed, zero DC current, high noise immunity programmable logic device (PLD) (700) which includes an array of word lines (pwd) and bit lines (vcol, pcol) arranged in rows and columns for addressing, an array of OR gates (740), and a plurality of output logic circuits (750).
L'invention concerne une architecture de dispositif logique programmable (PLD) comprenant une pluralité de cellules logiques à bit unique de PLD (Fig.3). Chaque cellule logique à bit unique est constituée de l'ensemble des dispositifs logiques CMOS comprenant une unité cellulaire programmable (330-333), un mécanisme de verrouillage réglable (320-323), des moyens de parcours de signal (360A, 360B) et une passerelle logique de sortie (350). Les moyens de parcours de signal couplés à l'unité cellulaire, au mécanisme de verrouillage réglable et à la passerelle logique de sortie permettent de créer une boucle de rétroaction positive, aux fins d'améliorations de la vitesse et de la résistance au bruit. Chaque passerelle logique à bit unique est un bloc de construction de base (402-408) destiné un dispositif logique programmable (PLD) modulaire à faible consommation d'énergie, à vitesse élevée, à courant CC zéro et à résistance élevée au bruit (700) comprenant un réseau de canaux mots (pwd) et de lignes binaires (vcol, pcol) disposés en rangées et colonnes aux fins d'adressage, un réseau de circuits OU (740) et une pluralité de circuits logiques de sortie (750).
Kuo Harry H.
Nguyen Victor V.
Pathak Saroj
Payne James E.
Atmel Corporation
Smart & Biggar
LandOfFree
High speed zero dc power programmable logic device (pld)... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with High speed zero dc power programmable logic device (pld)..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and High speed zero dc power programmable logic device (pld)... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1899833