Insulated gate field effect transistor

Details Insulated gate field effect transistor Insulated gate field effect transistor

H - Electricity

01

L

H01L 29/78 (2006.01) H01L 29/12 (2006.01)

Patent

CA 2739576

A MOSFET (1), which is capable of reducing on resistance by reducing channel mobility even when a gate voltage is high, includes an n type substrate (11) made of SiC and having a main surface with an off angle of 50°-65° relative to a {0001} plane, an n type reverse breakdown voltage holding layer (13) made of SiC and formed on the main surface (11A) of the substrate (11); a p type well region (14) formed in the reverse breakdown voltage holding layer (13) distant away from a first main surface (13A) thereof, a gate oxide film (18) formed on the well region (14), an n type contact region (15) disposed between the well region (14) and the gate oxide film (18), a channel region (17) connecting the n type contact region (15) and the reverse breakdown voltage holding layer (13), and a gate electrode (20) disposed on the gate oxide film (18) In a region including an interface between the channel region (17) and the gate oxide film (18), a high-concentration nitrogen region (23) is formed

L'invention concerne un transistor MOSFET (transistor à effet de champ à semi-conducteur à oxyde métallique) (1) capable de réduire la résistance à l'état passant en réduisant la mobilité du canal même lorsque la tension de grille est élevée. Le MOSFET (1) comprend : un substrat de type n (11) qui est composé de SiC et ayant une surface principale présentant un angle de dépointage par rapport au plan {0001} de 50 à 65° ; une couche de maintien de la tension d'entretien de type n (13) qui est composée de SiC et est formée sur la surface principale (11A) du substrat (11) ; une région de puits de type p (14) qui est formée dans la couche de maintien de tension de tenue (13) à une certaine distance d'une première surface principale (13A) ; un film d'oxyde de grille (18) qui est formé sur la région de puits (14) ; une région de contact de type n (15) qui est disposée entre la région de puits (14) et le film d'oxyde de grille (18) ; une région de canal (17) qui connecte la région de contact de type n (15) à la couche de maintien de tension de tenue (13) ; et une électrode de grille (20) qui est disposée sur le film d'oxyde de grille (18). Dans le MOSFET (1), une région à haute concentration en azote (23) est formée dans une région qui contient l'interface entre la région de canal (17) et le film d'oxyde de grille (18).

Affiliated with

Also associated with

Rating

Insulated gate field effect transistor does not yet have a rating. At this time, there are no reviews or comments for this patent.

If you have personal experience with Insulated gate field effect transistor, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Insulated gate field effect transistor will most certainly appreciate the feedback.

Rate now

Comments { 0 }

Profile ID: LFCA-PAI-O-2087548