H - Electricity – 01 – L
Patent
H - Electricity
01
L
H01L 29/00 (2006.01)
Patent
CA 2537259
An integrated circuit package includes an inductance loop formed from a connection of lead wires and one or more input/output (I/O) package pins. In one embodiment, the inductance loop is formed from first and second wires which connect a first bonding pad on the integrated circuit chip to a first I/O pin of the package and a third and fourth wires which connect a second bonding pad on the chip to a second I/O pin of the package. To complete the inductor loop, the first and second I/O pins are connected by a third conductor between the pins. The third conductor may include one or more bonding wires and the I/O pins are preferably ones which are adjacent one another. However, the loop may be formed from non-adjacent connections of I/O pins based, for example, on loop-length requirements, space considerations, and/or other design or functional factors. In another embodiment, connection between the first and second I/O pins is established by making the I/O pins have a unitary construction. In another embodiment, connection between the first and second I/O pins is established by a metallization layer located either on the surface of the package substrate or within this substrate. By forming the inductor loop within the limits of the integrated circuit package, a substantial reduction in space requirements is realized, which, in turn, promotes miniaturization. Also, the integrated circuit may be implemented in any one of a variety of systems, at least one parameter of which is controlled by the length of the inductor loop of the package.
Selon la présente invention, un bloc de circuit intégré comprend une boucle d'inductance formée à partir d'une connexion de fils de raccord et d'au moins une broche du bloc d'entrée/sortie. Dans un mode de réalisation, la boucle d'inductance est formée, d'une part, de premier et second fils qui connectent une première aire de soudure sur la puce du circuit intégré à une première broche d'entrée/sortie du bloc et, d'autre part, de troisième et quatrième fils qui connectent une seconde aire de soudure sur la puce à une seconde broche d'entrée/sortie du bloc. Afin de compléter la boucle de la bobine d'induction, les première et seconde broches d'entrée/sortie sont connectées par un troisième conducteur entre les broches. Ledit troisième conducteur peut comporter au moins un fil de connexion et les broches d'entrée/sortie sont, de préférence, celles qui sont adjacentes. Toutefois, la boucle peut être formée de connexions non adjacentes de broches d'entrée/sortie, en fonction, par exemple, d'exigences de longueur de boucle, de considérations d'espace et/ou d'autres facteurs de modèle ou fonctionnels. Dans un autre mode de réalisation, une connexion entre les première et seconde broches d'entrée/sortie est établie par l'intermédiaire d'une construction unitaire des broches d'entrée/sortie. Dans un autre mode de réalisation, une connexion entre les première et seconde broches d'entrée/sortie est établie par le biais d'une couche de métallisation située sur la surface du substrat du bloc ou au sein de ce substrat. La formation de la boucle de la bobine d'induction à l'intérieur des limites du bloc de circuit intégré, permet de réaliser une diminution substantielle des exigences en matière d'espace. Cette même diminution favorise une miniaturisation. Ledit circuit intégré peut être installé dans une diversité de systèmes, dont au moins un paramètre est contrôlé par la longueur de la boucle de la bobine d'induction du bloc.
Huh Hyungki
Koo Yido
Lee Jeong-Woo
Lee Kang Yoon
Lee Kyeongho
Gct Semiconductor Inc.
Gowling Lafleur Henderson Llp
LandOfFree
Integrated circuit package having an inductance loop formed... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Integrated circuit package having an inductance loop formed..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Integrated circuit package having an inductance loop formed... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1909593