G - Physics – 11 – C
Patent
G - Physics
11
C
G11C 8/00 (2006.01) G11C 16/10 (2006.01)
Patent
CA 2294797
Bulk operation logic circuitry (fig. 1) for use in carrying out bulk program, erase, verify and margining operations on nonvolatile memory cells of a PLD, FPGA, flash-based microcontroller, EEPROM, flash memory device or other integrated circuit containing such cells includes a flag register (31) for designating one or more selected blocks of cells to which the bulk operation will be limited. The bulk operation circuitry includes a controller (11), with a state machine (13) and associated control logic (17, 19), that distributes system clock signals and provides control signals to an instruction register (21), the flag register (31), an address register (33) and one or more data registers (35) to control loading of instructions and data into those registers through a serial input (SDI). The state machine is responsive to a mode signal (MODE) for switching it from a normal user state into a bulk operation state. The use of a flag register (31) allows simplification of the instruction set (Fig. 4) to register load instructions and basic bulk operation instructions (and a flow through operation using a serial output from the registers), while providing a wide variety of possible block selections for the different bulk operations.
Circuits logiques d'opérations globales (Fig. 1) à utiliser dans l'exécution d'opérations globales de programmation, d'effacement, de vérification et de création de marge sur des cellules mémoires rémanentes d'automate programmable, de prédiffusé programmable, de contrôleur à base de flash, d'EEPROM, de dispositif mémoire flash ou d'autre circuit intégré contenant lesdites cellules. Lesdits circuits logiques comprennent un registre d'indicateurs (31) qui désigne un ou plusieurs blocs sélectionnés de cellules, auxquels l'opération globale sera limitée. Les circuits d'opérations globales comprennent un régisseur (11), doté d'un automate fini (13) et d'un circuit logique de commande associé (17, 19), qui répartit les signaux d'horloge système et qui envoie des signaux de commande à un registre d'instructions (21), au registre d'indicateurs (31), à un registre d'adresses (33) et à un ou plusieurs registres de données (35) pour commander le chargement d'instructions et de données dans ces registres, par l'intermédiaire d'une entrée série (SDI). L'automate fini réagit à un signal de mode (MODE) pour assurer le passage d'un état d'utilisateur normal à un état d'opération globale. L'utilisation de registre d'indicateurs (31) permet la simplification de l'ensemble d'instructions (Fig. 4) pour l'enregistrement des instruction de chargement de registres et d'opération globales de base (et une opération de transfert au moyen d'une sortie série des registres) et permet aussi un grand nombre de sélections de blocs possibles pour différentes opérations globales.
Berger Neal
Fahey James
Gongwer Geoffrey S.
Ramamurthy Srinivas
Saiki William
Atmel Corporation
Smart & Biggar
LandOfFree
Integrated circuit with flag register for block selection of... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Integrated circuit with flag register for block selection of..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Integrated circuit with flag register for block selection of... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1910545