Integrated device having mos transistors which enable...

Details Integrated device having mos transistors which enable... Integrated device having mos transistors which enable...

H - Electricity

01

L

H01L 27/04 (2006.01) H01L 27/02 (2006.01) H01L 27/092 (2006.01) H03K 17/30 (2006.01)

Patent

CA 2125052

A semiconductor circuit integrated with CMOS circuits for receiving a TTL input voltage and generating a large negative and positive voltage swing with respect to p-type or n-type substrate is disclosed. This invention is based on elimination of the electro-static discharge (ESD) protection circuit which is a requirement for any integrated circuit. Eliminating the ESD protection circuit also eliminates the clamping feature of the ESD protection circuit and therefore the circuit can be driven to negative voltages for PMOS circuits and to positive voltages for NMOS circuits. This provides the possibility of connecting the drain of a a P-channel type metal oxide silicon field effect (PMOS) transistor, which is fabricated on a p-type substrate within an n-well, to a voltage below the the substrate voltage. Also, in a n-channel type metal oxide silicon field effect (NMOS) transistor which is fabricated on a n-type substrate within a P-well, the drain can be connected to voltages higher than the substrate voltage. Utilizing this feature of a MOS transistor provides a way to design an integrated circuit which can handle negative voltageswings as well as positive voltage swings.

L'invention est un circuit intégré CMOS conçu pour recevoir une tension TTL et produire de grandes excursions de tension négatives et positives par rapport à un substrat de type p ou de type n. Cette invention est caractérisée par l'élimination du circuit de protection contre les décharges d'électricité statique qui est une nécessité dans un circuit intégré quelconque. L'élimination de ce circuit entraîne celle de ces fonctions de calage, de sorte que les circuits PMOS et NMOS peuvent fonctionner avec des tensions négatives et positives respectivement. Le drain du transistor à effet de champ métal-oxyde-semi-conducteur à canal de type p (PMOS), qui est fabriqué sur un substrat de type p dans un puits de type n, peut être soumis à une tension inférieure à une tension appliquée au substrat. De même, le drain d'un transistor à effet de champ métal-oxyde-semi-conducteur à canal de type n (NMOS), qui est fabriqué sur un substrat de type n dans un puits de type p, peut être soumis à une tension supérieure à la tension appliquée au substrat. Cette particularité permet d'obtenir un circuit intégré qui peut supporter les excursions de tension négatives ainsi que les excursions de tension positives.

Affiliated with

Also associated with

Rating

Integrated device having mos transistors which enable... does not yet have a rating. At this time, there are no reviews or comments for this patent.

If you have personal experience with Integrated device having mos transistors which enable..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Integrated device having mos transistors which enable... will most certainly appreciate the feedback.

Rate now

Comments { 0 }

Profile ID: LFCA-PAI-O-1365097