G - Physics – 11 – C
Patent
G - Physics
11
C
G11C 7/10 (2006.01) G09G 5/36 (2006.01) G11C 8/16 (2006.01)
Patent
CA 2302013
An integrated circuit includes a controller and a memory to implement a graphics controller. The controller and memory are controlled by a common clock signal to operate synchronously with each other. The memory is organized in a plurality of storage arrays, organized in two banks. A set of bit-line sense amplifiers is provided for each bank. A pair of row decoders decode a row address to select a row of data form each bank. The selected row of data is received by a pair of bit- lip sense amplifiers. A column decoder selects a column of data from the pair of bit-line sense amplifiers. A pair of multiplexers select one-half of the selected column in response to a HI/LO signal and then select the remaining half of the selected data in response to a change in value of the HI/LO signal. Main or data sense amplifiers amplify the output of the multiplexers to provide data outputs in the form of full swing signals.
La présente invention concerne un circuit intégré comprenant un contrôleur et une mémoire destinés à mettre en oeuvre un contrôleur graphique. Le contrôleur et la mémoire sont commandés par un signal d'horloge commun de façon à fonctionner de manière synchrone l'un avec l'autre. La mémoire est organisée en une pluralité d'ensembles de stockage, eux-mêmes organisés en deux batteries. Un ensemble d'amplificateurs de détection de ligne binaire est fourni à chaque batterie. Une paire de décodeurs de rangée décode une adresse de rangée de façon à sélectionner une rangée de données dans chaque batterie. La rangée de données sélectionnée est reçue par une paire d'amplificateurs de détection de ligne binaire. Un décodeur de colonne sélectionne une colonne de données dans la paire d'amplificateurs de détection de ligne binaire. Une paire de multiplexeurs sélectionne une moitié de la colonne sélectionnée en réponse à un signal HI/LO (haut/bas), puis sélectionne la moitié restante des données sélectionnées en réponse à une modification de la valeur du signal HI/FO. Des amplificateurs de détection de données ou principaux amplifient la sortie des multiplexeurs de façon à produire des sorties de données sous forme de signaux à excursion totale.
S3 Graphics Co. Ltd.
S3 Incorporated
Smart & Biggar
LandOfFree
Integrated dram with high speed interleaving does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Integrated dram with high speed interleaving, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Integrated dram with high speed interleaving will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-2075671