Integrated testing of serializer/deserializer in fpga

Details Integrated testing of serializer/deserializer in fpga Integrated testing of serializer/deserializer in fpga

G - Physics

01

R

G01R 31/317 (2006.01) G01R 31/3183 (2006.01) G01R 31/3185 (2006.01)

Patent

CA 2453601

A field programmable gate array (FPGA) device (200) includes a high-speed serializer/deserializer (SERDES) (202). The field programmable gate array allows programmable built-in testing of the SERDES at operating speeds. A digital clock manager circuit (212) allows clock signals coupled to the SERDES to be modified durring the test operations to stress the SERDES circuit. The logic array (210) of the FPGA can be programmed to generate test patterns and to analyze data received by the SERDES circuit. Cyclic redundancy check (CRC) (232) characters, or other error checking characters, can also be generated using the logic array. During testing, the FPGA can perform extensive tests on the communication circuitry and store the results of the testing. An external tester (300) can read the results of the test without substantial test time or complicated test equipment. After testing is complete, the device may be re- programmed to perform the end-user function adding zero cost to the device for test implementation.

L'invention concerne un dispositif de réseau prédiffusé programmable (FPGA) comprenant un sérialiseur/désérialiseur à grande vitesse (SERDES). Le réseau prédiffusé programmable permet la mise en oeuvre d'un test programmable intégré du SERDES aux vitesses de fonctionnement. Un circuit de gestion d'horloge numérique permet à des signaux d'horloge couplés de solliciter le circuit SERDES. Le réseau logique du FPGA peut être programmé afin de produire des modèles de vérification et d'analyser des données reçues par le circuit SERDES. Il est aussi possible de produire des caractères de vérification à redondance cyclique (CRC), ou d'autres caractères de vérification, par utilisation du réseau logique. Durant les tests, le FPGA peut réaliser des tests extensifs sur les circuits de communication et stocker les résultats des tests. Un appareil de test externe peut lire les résultats des tests sans durée de test sensible ou sans équipement de test compliqué. A la fin des tests, le dispositif peut être reprogrammé afin de réaliser la fonction utilisateur final sans coût additionnel pour l'implantation de test.

Affiliated with

Also associated with

Rating

Integrated testing of serializer/deserializer in fpga does not yet have a rating. At this time, there are no reviews or comments for this patent.

If you have personal experience with Integrated testing of serializer/deserializer in fpga, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Integrated testing of serializer/deserializer in fpga will most certainly appreciate the feedback.

Rate now

Comments { 0 }

Profile ID: LFCA-PAI-O-2000229