Jfet with built in back gate in either soi or bulk silicon

Details Jfet with built in back gate in either soi or bulk silicon Jfet with built in back gate in either soi or bulk silicon

H - Electricity

01

L

H01L 21/337 (2006.01) H01L 29/10 (2006.01) H01L 29/423 (2006.01) H01L 29/808 (2006.01)

Patent

CA 2658567

A Junction Field-Effect transistor with no surface contact for the back gate and twice as much transconductance in the channel and with a higher switching speed is achieved by intentionally shorting the channel-well PN junction with the gate region. This is achieved by intentionally etching away field oxide outside the active area at least in the gate region so as to expose the sidewalls of the active area down to the channel-well PN junction or a buried gate which is in electrical contact with the well. Polysilicon is then deposited in the trench and doped heavily and an anneal step is used to drive impurities into the top and sidewalls of the channel region thereby creating a "wrap- around" gate region which reaches down the sidewalls of the channel region to the channel-well PN junction. This causes the bias applied to the gate terminal to also be applied to the well thereby modulating the channel transconductance with the depletion regions around both the gate-channel PN junction and the channel-well PN junction.

L'invention concerne une jonction de transistor à effet de champ sans surface de contact pour la grille arrière et présentant une transconductance double dans le canal et une vitesse de commutation supérieure, obtenue en court-circuitant intentionnellement la jonction PN de canal-puits avec la zone de grille. Ceci est obtenu en attaquant intentionnellement l'oxyde de champ à l'extérieur de la zone active, au moins dans la zone de grille de manière à exposer les parois latérales de la zone active jusqu'à la jonction PN de canal-puits ou une grille noyée qui est en contact électrique avec le puits. Du polysilicium est ensuite déposé dans la tranchée et dopé fortement et une étape de recuit est utilisée de manière à entraîner les impuretés dans la partie supérieure et les parois latérales de la zone de canal, créant ainsi une zone de grille "enroulée" qui atteint les parois latérales de la zone de canal au niveau de la jonction PN de canal-puits. Ainsi, la polarisation appliquée sur la borne de grille est aussi appliquée sur le puits, modulant ainsi la transconductance de canal avec les zones d'appauvrissement à la fois autour de la jonction PN de grille-canal et de la jonction PN de canal-puits.

Affiliated with

Also associated with

Rating

Jfet with built in back gate in either soi or bulk silicon does not yet have a rating. At this time, there are no reviews or comments for this patent.

If you have personal experience with Jfet with built in back gate in either soi or bulk silicon, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Jfet with built in back gate in either soi or bulk silicon will most certainly appreciate the feedback.

Rate now

Comments { 0 }

Profile ID: LFCA-PAI-O-1358250