Lateral junction field-effect transistor

Details Lateral junction field-effect transistor Lateral junction field-effect transistor

H - Electricity

01

L

H01L 21/337 (2006.01) H01L 29/808 (2006.01)

Patent

CA 2751823

A lateral junction field-effect transistor capable of preventing the occurrence of leakage current and realizing a sufficient withstand voltage can be provided. In a lateral JFET (10) according to the present invention, a buffer layer (11) is located on a main surface of a SiC substrate (1) and includes a p-type impurity. A channel layer (12) is located on the buffer layer (11) and includes an n-type impurity having a higher concentration than the concentration of the p-type impurity in the buffer layer (11). A source region (15) and a drain region (16) are of n-type and formed to be spaced from each other in a surface layer of the channel layer (12), and a p-type gate region (17) is located in the surface layer of the channel layer (12) and between the source region (15) and the drain region (16) A barrier region (13) is located in an interface region between the channel layer (12) and the buffer layer (11) and in a region located under the gate region (17) and includes a p-type impurity having a higher concentration than the concentration of the p-type impurity in the buffer layer (11).

L'invention concerne un transistor à effet de champ à jonction transversale dans lequel on peut empêcher une fuite de courant et obtenir une capacité suffisante pour supporter une tension. Dans un JFET transversal (10), une couche tampon (11) est positionnée sur la surface principale d'un substrat SiC (1) et comprend des impuretés de type p. Une couche de canal (12) est positionnée sur la partie supérieure de la couche tampon (11) et comprend des impuretés de type n selon une concentration supérieure à la concentration des impuretés de type p dans la couche tampon (11). Une région de source de type n (15) et une région de drain (16) sont formées avec une séparation mutuelle dans la couche de surface de la couche de canal (12), et une région de grille de type p (17) est positionnée entre la région de source (15) et la région de drain (16) dans la couche de surface de la couche de canal (12). Une région barrière (13) est agencée dans une région qui est positionnée en-dessous de la région de grille (17) dans la région limitrophe de la couche de canal (12) et de la couche tampon (11), et contient des impuretés de type p selon une concentration supérieure à la concentration des impuretés de type p dans la couche tampon (11).

Affiliated with

Also associated with

Rating

Lateral junction field-effect transistor does not yet have a rating. At this time, there are no reviews or comments for this patent.

If you have personal experience with Lateral junction field-effect transistor, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Lateral junction field-effect transistor will most certainly appreciate the feedback.

Rate now

Comments { 0 }

Profile ID: LFCA-PAI-O-1584026