H - Electricity – 01 – L
Patent
H - Electricity
01
L
H01L 29/808 (2006.01) H01L 21/337 (2006.01)
Patent
CA 2465340
A lateral junction field-effect transistor is provided with a first gate electrode layer (18A). This first electrode layer, having a p-type impurity concentration higher than the impurity concentration of a second semiconductor layer (12), is provided between source/drain region layers (6, 8) in a third semiconductor layer (13) extending into both the second semiconductor layer (12) and the third semiconductor layer. The lower face of the first electrode layer extends into the second semiconductor layer (12). A second gate electrode layer (18B), containing p-type impuritoes having almost the same impurity concentration as that of the first gate electrode layer (18A) and the same potential, is provided between the source/drain region layers (6, 8) in a fifth semiconductor layer (15). The lower face of the second gate electrode layer extends into a fourth semiconductor layer (14). As a result, a lateral junction field-effect transistor is provided which has a structure for reducing the on-resistance while maintaining a favorable breakdown voltage performance.
L'invention concerne un transistor à effet de champ à jonction latérale comprenant une première couche d'électrode grille (18A). Cette première couche d'électrode renferme une concentration d'impuretés de type p supérieure à la concentration d'impuretés d'une deuxième couche semi-conductrice (12) et est disposée entre des couches de régions de source/drain (6, 8) d'une troisième couche semi-conductrice (13), qui s'étendent dans la deuxième couche semi-conductrice (12) et la troisième couche semi-conductrice. La face inférieure de la première couche d'électrode s'étend dans la deuxième couche semi-conductrice (12). Le transistor comprend également une seconde couche d'électrode grille (18B). Cette seconde couche d'électrode grille renferme une concentration d'impuretés de type p quasiment égale à la concentration d'impuretés de la première couche d'électrode grille (18A) et possède le même potentiel et est disposée entre les couches de régions de source/drain (6, 8) d'une cinquième couche semi-conductrice (15). La face inférieure de la seconde couche d'électrode grille s'étend dans une quatrième couche semi-conductrice (14). Cet ensemble forme un transistor à effet de champ à jonction latérale possédant une structure permettant de réduire la résistance à l'état passant tout en maintenant des caractéristiques de tension disruptive favorables.
Fujikawa Kazuhiro
Harada Shin
Hatsukawa Satoshi
Hirotsu Kenichi
Hoshino Takashi
Marks & Clerk
Sumitomo Electric Industries Ltd.
LandOfFree
Lateral junction field effect transistor and method of... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Lateral junction field effect transistor and method of..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Lateral junction field effect transistor and method of... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1840218