H - Electricity – 01 – L
Patent
H - Electricity
01
L
H01L 29/772 (2006.01) H01L 21/335 (2006.01) H01L 21/336 (2006.01) H01L 21/8238 (2006.01) H01L 27/06 (2006.01) H01L 27/092 (2006.01) H01L 29/06 (2006.01) H01L 29/41 (2006.01) H01L 29/78 (2006.01) H01L 29/08 (2006.01) H01L 29/417 (2006.01) H01L 29/423 (2006.01) H01L 29/49 (2006.01)
Patent
CA 2458992
A lateral short-channel DMOS 10A according to the present invention includes an N --type epitaxial layer 110 formed on a surface of a P --type semiconductor substrate 108, a P-type well 114 that is formed in a surface of the N --type epitaxial layer 110 and includes a channel forming region C, an N +-type source region 116 formed in a surface of the P-type well 114, an ON resistance lowering N-type well 134 formed in a surface of the N --type epitaxial layer 110 so as to not contact the P-type well 114, an N +-type drain region 118 formed in a surface of the ON resistance lowering N- type well 134, a polysilicon gate electrode 122 formed via a gate insulating film 120 in at least an upper part of the channel forming region C out of a region from the N +-type source region 116 to the N +-type drain region 118, and a gate resistance lowering metal layer 130 connected to the polysilicon gate electrode 122. The lateral short-channel DMOS 10A according to the present invention therefore has a low gate resistance and a low ON resistance, as well as superior high- speed switching characteristics and superior current driving characteristics.
Un MOS numérique latéral à double diffusion et canal court (10A) comprend une couche épitaxiale du type N<-> (110) formée sur une surface d'un substrat semiconducteur du type P<-> (108), un puits du type P (114) comprenant une zone formant canal (C) et formée à proximité de la surface de la couche épitaxiale du type N<-> (110), et une zone source du type N<+> (116) formée à proximité de la surface du puits de type P (114), un puits de type N (134) conçu pour réduire la résistance à l'état passant formée ainsi à proximité de la couche épitaxiale de type N<-> (110), de sorte qu'il ne soit pas en contact avec le puits de type P (114), et une zone drain de type N<+> (118) formée à proximité de la surface du puits de type N (134), une électrode de grille en polysilicium (122) formée, au moyen d'un film d'isolation de grille (120), au moins sur la zone formant canal (C) se trouvant dans une zone s'étendant de la zone source de type N<+> (116) à la zone drain de type N<+> (118), et une couche métallique (130) conçue pour réduire la résistance de grille, connectée à l'électrode de grille en polysilicium (122). Ainsi, le MOS numérique latéral à double diffusion (10A) possède une résistance et une résistance à l'état passant faibles dans les caractéristiques de commutation à grande vitesse et d'excitation par le courant.
Gowling Lafleur Henderson Llp
Shindengen Electric Manufacturing Co. Ltd.
LandOfFree
Lateral short-channel dmos, method of manufacturing the... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Lateral short-channel dmos, method of manufacturing the..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Lateral short-channel dmos, method of manufacturing the... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1758739