G - Physics – 01 – R
Patent
G - Physics
01
R
G01R 31/08 (2006.01) G01R 31/02 (2006.01)
Patent
CA 2105076
A fault detection system (10) for monitoring at least one operating parameter of an AC power transmission line (12) includes current and/or voltage transducers (14) connected to the transmission line for providing an analog signal (16) representative of at least one time varying parameter of the AC power transmission. An analog- to-digital (A/D) converter (18) converts the analog signal to digital sample words (22). A high sped DSP module (30) operates on the digital words and generates a trigger signal (33) when a disturbance is detected. A DMA component (32) implements a memory allocation protocol to sequentially address a plurality of memory zones (41) in a loop for sequential storage of the digital sample words in discrete storage locations of the addressed memory zone. According to a fault condition memory allocation protocol, the DMA component (32) removes at least one of the plurality of memory zones from the loop addressable by the DMA when the removed memory zone includes user-determined amounts of pre-fault, fault and post-fault digital sample words defining the AC abnormality.
Système de détection de défaillances (10) permettant de contrôler au moins un paramètre de fonctionnement d'une ligne de transmission de puissance à courant alternatif (12), comprenant des transducteurs (14) de courant et/ou de tension reliés à la ligne de transmission pour produire un signal analogique (16) représentant au moins un paramètre variable dans le temps de la transmission de puissance à courant alternatif. Un convertisseur analogique-numérique (A/N) (18) convertit le signal analogique en mots d'échantillons numériques (22). Un module processeur de signaux numériques (DSP) rapide (30) traite les mots numériques et produit un signal de déclenchement (33) lorsque l'on détecte une défaillance. Un composant d'accès direct mémoire (DMA) (32) met en oeuvre un protocole d'allocation mémoire pour adresser de manière séquentielle un ensemble de zones mémoire (41) dans une boucle afin de permettre le stockage séquentiel des mots d'échantillons numériques dans des emplacements de stockage discrets de la zone de mémoire adressée. Selon un protocole d'allocation de mémoire en cas de défaillance, le composant DMA (32) enlève au moins une zone de l'ensemble de zones de mémoire de la boucle adressable par le DMA lorsque la zone de mémoire enlevée comprend des quantités de mots d'échantillons numériques de prédéfaillance, défaillance et postdéfaillance définissant l'anomalie du courant alternatif, ces quantités étant définies par l'utilisateur.
Mehta Tech Inc.
Smart & Biggar
LandOfFree
Line disturbance monitor and recorder system does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Line disturbance monitor and recorder system, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Line disturbance monitor and recorder system will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1696983