H - Electricity – 03 – M
Patent
H - Electricity
03
M
H03M 13/00 (2006.01) H03M 13/09 (2006.01) H03M 13/29 (2006.01) H03M 13/39 (2006.01) H03M 13/47 (2006.01) H04L 1/00 (2006.01)
Patent
CA 2284638
A method and apparatus for decoding a frame of multi-rate encoded digital data which contains redundant information provided to validate the decoding operation. A frame of data is received which contains information bits and cyclic redundancy check (CRC) bits. In accordance with the invention, the received frame is decoded and a check is conducted to determine whether the CRC bits correspond correctly for the decoded information bits. If the decoded frame passes the CRC test process, the decoded frame is provided to the user. However, if the decoded frame does not pass the CRC test, then at least one additional decoding process is performed on the received frame. In the first exemplary embodiment of the present invention, on a failure of the CRC check, the data is decoded using a trellis decoder (224) and the data that yields the next most likely path through the trellis is selected. In a second illustrative embodiment, if the CRC test fails, the trellis decoder (224) then identifies all paths having metrics within a predetermined threshold of a metric associated with the optimal path through the trellis. The CRC test is then performed on the decoded frame with respect to the suboptimal paths (starting with the most likely path). If any of these paths pass the CRC check, the information bits are output by the decoder (224). If not, an error is declared.
La présente invention concerne un procédé et un dispositif de décodage d'une trame de données numériques codées en cadences multiples et qui contiennent des informations conçues pour valider l'opération de décodage. Une trame de données reçue contient des bits d'information et des bits CRC (redondance cyclique). D'après l'invention, la trame reçue est décodée, et on effectue une vérification pour déterminer si les bits CRC correspondent exactement aux bits d'informations décodés. Si le test CRC de la trame décodée est positif, la trame décodée est remise à l'utilisateur. Toutefois, si le test CRC de la trame décodée est négatif, on soumet la trame reçue à au moins un traitement de décodage supplémentaire. Selon la première réalisation caractéristique de l'invention, en cas de test CRC négatif, le décodage des données se fait au moyen d'un décodeur treillis (224), celles des données qui passent par le chemin le plus proche du vraisemblable étant choisies. Selon la deuxième réalisation caractéristique de l'invention, le décodeur treillis (224) identifie tous les chemins dont les mesures se trouvent dans les limites de mesures définies associées au chemin optimal traversant le treillis. On soumet alors la trame décodée à un test CRC vérifiant les chemins sub-optimaux, en commençant par le chemin le plus vraisemblable. Si l'un quelconque de ces chemins est bon au test CRC, les bits de données sont produits en sortie par le décodeur (224). Sinon, il y a déclaration d'une erreur.
Bar-David Ayal
Stein Jeremy M.
Qualcomm Incorporated
Smart & Biggar
LandOfFree
List output viterbi decoding with crc outer code for... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with List output viterbi decoding with crc outer code for..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and List output viterbi decoding with crc outer code for... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1732478