G - Physics – 06 – F
Patent
G - Physics
06
F
G06F 9/52 (2006.01) G06F 12/08 (2006.01) G06F 12/14 (2006.01) H05K 7/20 (2006.01)
Patent
CA 2436474
A low latency memory system access is provided in association with a weakly- ordered multiprocessor system(Fig.1). Each processor(12-1, 12-2) in the multiprocessor shares resources, and each shared resource has an associated lock within a locking device(10) that provides support for synchronization between the multiple processors(12-1, 12-2) in the multiprocessor and the orderly sharing of the resources. A processor(12-1, 12-2) only has permission to access a resource when it owns the lock associated with that resource, and an attempt by a processor(12-1, 12-2) to own a l ock requires only a single load operation, rather than a traditional atomic load followed by store, such that the processor(12-1, 12-2) only performs a read operation and the hardware locking device(10) performs a subsequent write operation rather than the processor(12-1, 12-2).
L'invention concerne l'accès à un système de mémoire à faible temps d'attente utilisé en association avec un système multiprocesseur peu ordonné. Chaque processeur du multiprocesseur partage des ressources, et chaque ressource partagée est associée à un verrou dans un dispositif de verrouillage facilitant la synchronisation entre les multiples processeurs du multiprocesseur et le partage ordonné des ressources. Un processeur n'est autorisé à accéder à une ressource que lorsqu'il possède le verrou associé à cette ressource, et une tentative d'acquisition d'un verrou par un processeur ne nécessite qu'une seule opération de chargement, plutôt qu'un chargement atomique classique suivi du stockage, le processeur n'exécutant ainsi qu'une opération de lecture et le dispositif de verrouillage de matériel exécutant une opération de lecture ultérieure, et non le processeur. L'invention concerne également une prélecture simple de structures de données non adjacentes. Une ligne de mémoire est redéfinie de manière qu'en plus des données de mémoire physiques normales, chaque ligne comprenne un pointeur assez grand destiné à indiquer une quelconque autre ligne dans la mémoire, les pointeurs étant utilisés pour déterminer sur quelle ligne de mémoire effectuer une prélecture plutôt qu'un algorithme prédictif. Ceci permet au matériel d'effectuer la prélecture de modèles d'accès de mémoire non adjacents mais répétitifs.
Blumrich Matthias A.
Chen Dong
Coteus Paul W.
Gara Alan G.
Giampapa Mark E.
International Business Machines Corporation
Rosen Arnold
LandOfFree
Low latency memoray system access does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Low latency memoray system access, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Low latency memoray system access will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1687033