H - Electricity – 03 – F
Patent
H - Electricity
03
F
H03F 3/26 (2006.01) H03F 1/30 (2006.01) H03F 3/30 (2006.01)
Patent
CA 2064764
A buffer amplifier configuration simultaneously reduces d.c. voltage offsets through the signal flow path between its input (20) and output (50) and maintains a high input impedance and a low output impedance. In a preferred embodiment, high impedence is achieved by coupling the input transistor (201) collector (204) to a high impedance current source (210), which is coupled to one of the buffer's power supply rails (22). The emitter (206) of the input transistor (201) is coupled to the input terminal (20) and its base (202) to the base (212) of a like polarity bipolar output transistor (211), the emitter (216) of which is coupled to an output terminal (50) and the collector (214) of which is coupled to one supply rail (22). Since both the input and output transistors are of the same polarity type (so that they can be reasonably well matched during manufacture) and have their base-emitter junctions connected back-to-back between the input and output terminals, they impart effectively no Vbe-based d.c. offset voltage through the buffer. To ensure a high input impedance regardless of output load and output stage gain an isolating emitter-follower transistor stage (221) is preferably coupled between the collector (204) of the input transistor stage (201) and the base (212) of the output transistor stage (211).
Une configuration d'ampli-séparateur réduit simultanément des décalages en tension continue sur le trajet des signaux entre son entrée (20) et sa sortie (50) et maintient une haute impédance d'entrée et une faible impédance de sortie. Selon un mode préféré de réalisation, une haute impédance est atteinte au moyen du couplage du collecteur (204) du transistor (201) d'entrée à une source de courant à haute impédance (210), laquelle est couplée à l'un des rails d'alimentation (22) de l'ampli-séparateur. L'émettteur (206) du transistor d'entrée (201) est couplé à la borne d'entrée et sa base (202) est couplée à la base (212) d'un transistor de sortie bipolaire (211) à polarité analogue, dont l'émetteur (216) est couplé à une borne de sortie (50) et dont le collecteur (214) est couplé à un rail d'alimentation (22). Puisque les deux transistors d'entrée et de sortie ont le même type de polarité ( de sorte qu'ils peuvent être assez bien appariés au cours de la fabrication) et que leurs jonctions émetteur-base sont connectées en opposition entre les bornes d'entrée et de sortie, ils n'impriment effectivement aucune tension continue de décalage d'origine dans l'amplificateur. Afin d'assurer une haute impédance d'entrée quels que soient la charge de sortie et le gain d'étage de sortie, un étage transistor émetteur-suiveur isolant (221) est de préférence couplé entre le collecteur (204) de l'étage transistor d'entrée (201) et la base (212) de l'étage transistor de sortie (211).
Harris Corporation
Shapiro Cohen
LandOfFree
Low offset voltage unity gain buffer amplifier does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Low offset voltage unity gain buffer amplifier, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Low offset voltage unity gain buffer amplifier will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1434442