Low output skew double data rate serial encoder

Details Low output skew double data rate serial encoder Low output skew double data rate serial encoder

H - Electricity

03

M

H03M 9/00 (2006.01)

Patent

CA 2658561

A Double Data Rate (DDR) serial encoder is provided. In one aspect, the DDR serial encoder includes a non-glitchless multiplexer and digital logic for ensuring a glitch-free encoder output. By using a non-glitchless multiplexer, the size and complexity of the encoder is significantly reduced. In another aspect, the DDR serial encoder has a single layer of logic between the final register stage and the encoder output, thereby resulting in a reduced output skew and increased link rate.

La présente invention concerne un encodeur série à double débit de données (DDR). Dans un mode de réalisation, l'encodeur série DDR comprend un multiplexeur sans erreur et une logique numérique destinés à assurer une sortie de l'encodeur sans erreur. L'utilisation d'un multiplexeur sans erreur permet de réduire la taille et la complexité de l'encodeur de manière sensible. Dans un autre mode de réalisation, l'encodeur série DDR possède une couche unique de logique entre l'étape de registre final et la sortie de l'encodeur, produisant ainsi un biais de sortie réduit et un débit de données accru.

Affiliated with

Also associated with

Rating

Low output skew double data rate serial encoder does not yet have a rating. At this time, there are no reviews or comments for this patent.

If you have personal experience with Low output skew double data rate serial encoder, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Low output skew double data rate serial encoder will most certainly appreciate the feedback.

Rate now

Comments { 0 }

Profile ID: LFCA-PAI-O-1877459