G - Physics – 11 – C
Patent
G - Physics
11
C
G11C 7/00 (2006.01) G11C 11/24 (2006.01)
Patent
CA 2537632
Circuits and methods are described for reducing leakage current and speeding access within dynamic random access memory circuit devices. A number of beneficial aspects are described. A circuit is described for an enhanced sense amplifier utilizing complementary drain transistors coupled to the sense or restore signals and driven by gate voltages which extend outside of the voltage range between Vss and VDD. The drain transistors are self reverse- biased in a standby mode. A method is also described for reducing leaking in non-com plementary sense amplifiers by modifying the sense and restore gate voltages. Another aspect is a new negative word line method utilizing stacked pull-down transistors and a multistep control circuit. In addition a level shifter scheme is described for preventing unwanted current flow between voltage sources while discharging control signal PX.
L'invention concerne des circuits et des procédés pour réduire le courant de fuite et accélérer l'accès au sein de dispositifs à circuits à mémoire vive dynamique. Un certain nombre d'aspects bénéfiques sont décrits. Cette invention concerne également un circuit destiné à un amplificateur de détection amélioré utilisant des transistors à drain complémentaire couplés aux signaux de détection ou de restauration et commandés par des tensions de grille s'étendant au-delà de la plage de tensions comprise entre <I>V<SB>SS</SB> </I>et <I>V<SB>DD</SB></I>. Les transistors à drain sont auto-polarisés en inverse dans un mode d'attente. Ladite invention concerne en outre un procédé de réduction de fuite dans des amplificateurs de détection non complémentaires par modification des tensions de grille de détection et restauration. Un autre aspect concerne un nouveau procédé par lignes de mots de niveau négatif utilisant des transistors d'excursion basse superposés et un circuit de commande à échelons multiples. La présente invention se rapporte également à un plan de décalage de niveau permettant d'éviter le flux de courant non désiré entre des sources de tension pendant la décharge du signal de commande PX.
Marks & Clerk
Zmos Technology Inc.
LandOfFree
Low voltage operation dram control circuits does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Low voltage operation dram control circuits, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Low voltage operation dram control circuits will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1608774