H - Electricity – 03 – M
Patent
H - Electricity
03
M
H03M 13/00 (2006.01) H03M 13/27 (2006.01) H03M 13/29 (2006.01)
Patent
CA 2340366
The present invention is a novel and improved technique for decoding technique with particular application to turbo, or iterative, coding techniques. In accordance with one embodiment of the invention, a system for decoding includes a channel deinterleaver RAM for storing a block of symbol estimates, a set of S state metric calculators and a set of S+1 window RAMs. Each state metric calculator is for generating a set of state metric calculations, wherein, S of said S+1 window RAMs provide symbol estimates to said S state metric calculators. A remaining window RAM receives symbol estimates from said channel deinterleaver RAM.
La présente invention concerne une technique nouvelle et perfectionnée de décodage, s'appliquant notamment aux techniques de codage turbo ou itératif. Dans un mode de réalisation de la présente invention, un système de décodage comprend une mémoire vive de dispositif de désentrelacement de canaux destinée à mémoriser un bloc d'estimations de symboles, une série de S calculateurs métriques d'états et une série de S + 1 mémoires RAM fenêtres. Chaque calculateur métrique d'états est destiné à générer une série de calculs métriques d'états, le S de ces S + 1 mémoires RAM fenêtres fournissant des estimations de symboles aux calculateurs métriques d'états. Une mémoire RAM fenêtre restante reçoit des estimations de symboles provenant de la mémoire vive du dispositif de désentrelacement de canaux.
Qualcomm Incorporated
Smart & Biggar
LandOfFree
Memory architecture for map decoder does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Memory architecture for map decoder, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Memory architecture for map decoder will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1426648