G - Physics – 11 – C
Patent
G - Physics
11
C
G11C 11/4074 (2006.01) G11C 11/4094 (2006.01)
Patent
CA 2749971
Disclosed is a memory architecture com-prising at least one memory bit cell and at least one read bit line whose voltage is controlled and changed by a cur-rent from a current controller. Each memory bit cell has a storage mechanism, a controlled current source, and a read switch. The controlled current source in each memo-ry bit cell is electrically connected to the read bit line through the read switch. The current from the current con-troller that controls and changes the read bit line voltage flows through the controlled current source in the memo-ry bit cell. The value of this current is determined by a function of a difference between the voltage on the stor-age mechanism in the memory bit cell and a reference voltage from a reference voltage input to the current con-troller. In some versions an indicator is provided for indi-cating when to stop the current in the controlled current source that controls a voltage change on one of the read bit lines. The indicator has an on and an off condition and a switch is provided for stopping the current in the con-trolled current source when the indicator is activated in the on condition. The current in the controlled current source is stopped when the voltage change on the read bit line is greater than a predetermined threshold.
L'invention porte sur une architecture de mémoire comprenant au moins une cellule de bits de mémoire et au moins une ligne de bits de lecture dont la tension est commandée et changée par un courant provenant d'un régulateur de courant. Chaque cellule de bits de mémoire comprend un mécanisme de stockage, une source de courant régulée, et un commutateur de lecture. La source de courant régulée dans chaque cellule de bits de mémoire est électriquement connectée à la ligne de bits de lecture par le commutateur de lecture. Le courant provenant du régulateur de courant qui commande et change la tension de ligne de bits de lecture circule à travers la source de courant régulée dans la cellule de bits de mémoire. La valeur de ce courant est déterminée par une fonction d'une différence entre la tension sur le mécanisme de stockage dans la cellule de bits de mémoire et une tension de référence provenant d'une entrée de tension de référence appliquée au régulateur de courant. Dans certaines versions, un indicateur est utilisé pour indiquer à quel moment arrêter le courant dans la source de courant régulée qui commande un changement de tension sur l'une des lignes de bits de lecture. L'indicateur a un état actif et un état inactif et un interrupteur est utilisé pour arrêter le courant dans la source de courant régulée lorsque l'indicateur est activé dans l'état actif. Le courant dans la source de courant régulée est arrêté lorsque le changement de tension sur la ligne de bits de lecture est supérieur à un seuil prédéterminé.
Borden Ladner Gervais Llp
Lynch John
LandOfFree
Memory architecture with a current controller and reduced... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Memory architecture with a current controller and reduced..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Memory architecture with a current controller and reduced... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1585694