G - Physics – 11 – C
Patent
G - Physics
11
C
G11C 29/00 (2006.01)
Patent
CA 2519618
A built-in self-test (BIST) architecture having distributed algorithm interpretation is described. The architecture includes three tiers of abstraction: a centralized BIST controller, a set of sequencers, and a set of memory interfaces. The BIST controller stores a set of commands that generically define an algorithm for testing memory modules without regard to the physical characteristics or timing requirements of the memory modules. The sequencers interpret the commands in accordance with a command protocol and generate sequences of memory operations. The memory interfaces apply the memory operations to the memory module in accordance with physical characteristics of the memory module, e.g., by translating address and data signals based on the row-column arrangement of the memory modules to achieve bit patterns described by the commands. The command protocol allows powerful algorithms to be described in an extremely concise manner that may be applied to memory modules having diverse characteristics.
Cette invention se rapporte à une architecture à auto-test intégré (BIST) comportant une interprétation d'algorithme répartie. Cette architecture comprend trois étages d'abstraction : un contrôleur BIST centralisé, un ensemble de séquenceurs et un ensemble d'interfaces de mémoire. Le contrôleur BIST mémorise un ensemble d'instructions qui définissent de façon générique un algorithme destiné à tester les modules de mémoire, sans considération des caractéristiques physiques ou des nécessités de synchronisation des modules de mémoire. Les séquenceurs interprètent les instructions en fonction d'un protocole d'instructions et génèrent des séquences d'opérations de mémoire. Les interfaces de mémoire appliquent les opérations de mémoire au module de mémoire en fonction des caractéristiques physiques du module de mémoire, par exemple en traduisant les signaux d'adresses et de données sur la base de l'agencement en rangées et colonnes des modules de mémoire, afin de réaliser les configurations binaires décrites par les instructions. Le protocole d'instructions permet de décrire de façon extrêmement concise des algorithmes puissants qui peuvent être appliqués à des modules de mémoire ayant des caractéristique diverses.
Averbuj Roberto F.
Hansquine David W.
Qualcomm Incorporated
Smart & Biggar
LandOfFree
Memory built-in self-test (bist) architecture having... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Memory built-in self-test (bist) architecture having..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Memory built-in self-test (bist) architecture having... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1506319