H - Electricity – 03 – M
Patent
H - Electricity
03
M
H03M 13/00 (2006.01) H03M 13/03 (2006.01)
Patent
CA 2575953
Methods and apparatus for implementing memory efficient LDPC decodes are described. In accordance with the invention message information is stored in a compressed state (310) for check node processing operations. The state for a check node (321) is fully updated and then subject to an extraction process (316) to generate check node to variable node messages. The signs of messages received from valiable nodes may be stored by the check node processor module (312) of the invention for use in message extraction. The check node processor (308) can process messages in variable node order (304) thereby allowing the valiable node processor and check node processor to operate on messages in the same order reducing or eliminating the need to buffer and/or reorder messages passed between check nodes and variable nodes. Graph structures which allow check node processing on one graph iteration to proceed before the previous graph iteration has been completed are also described.
La présente invention concerne des procédés et un appareil permettant d'effectuer des opérations de décodage LDPC avec une efficacité de mémoire élevée. Selon la présente invention, des informations de message sont stockées dans un état compressé pour des opérations de traitement de noeuds de vérification. L'état d'un noeud de vérification est entièrement actualisé puis soumis à un processus d'extraction pour générer un noeud de vérification destiné à des message de noeuds variables. Les signes des messages reçus en provenant des noeuds variables peuvent être stockés par le module de processeur de noeuds de vérification selon l'invention pour être utilisés dans l'extraction de messages. Le processeur de noeuds de vérification peut traiter des messages dans un ordre de noeuds variables ce qui permet ainsi au processeur de noeuds variables et au processeur de noeuds de vérification d'agir sur des messages dans le même ordre, ce qui réduit ou élimine ainsi le recours à la mise en mémoire tampon ou au reclassement des messages envoyés entre les noeuds de vérification et les noeuds variables. Cette invention concerne également des structures graphiques permettant de continuer le traitement des noeuds de vérification sur une itération de graphe avant la fin de l'itération de graphe précédente.
Novichkov Vladimir
Richardson Tom
Qualcomm Flarion Technologies Inc.
Qualcomm Incorporated
Smart & Biggar
LandOfFree
Memory efficient ldpc decoding methods and apparatus does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Memory efficient ldpc decoding methods and apparatus, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Memory efficient ldpc decoding methods and apparatus will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1385973