G - Physics – 11 – C
Patent
G - Physics
11
C
G11C 7/00 (2006.01) G11C 7/06 (2006.01) G11C 7/10 (2006.01) G11C 11/4096 (2006.01)
Patent
CA 2322317
A serial memory device (100) includes a Y decoder (108) and sensing circuitry (220-231; 720-723; 226-231; 820-827) which provide a predictive mode of operation, wherein data sensing of a target memory location begins before its address is fully known by sensing the data lines of a number of possible memory locations including the target location. The method and apparatus includes sensing first data bits of possible memory locations when some but not all of the address bits are clocked in. As additional address bits are clocked in, additional data bits are sensed. By the time the target address has been fully received, sensing of its first data bits will have completed so that serial outputting of the target memory can begin on the next clock. This sense-ahead feature permits an increase in the internal clock frequency without affecting external timing constraints imposed by the various serial memory device interfaces.
Selon cette invention, une mémoire (100) à accès séquentiel comprend un décodeur (108) en Y et des circuits (220-231; 720-723; 226-231; 820-827) de détection qui assurent un mode prédictif de fonctionnement. La détection des données d'un emplacement de mémoire cible commence avant que l'adresse de celui-ci soit connue en détail grâce à la détection de lignes de données d'un nombre d'éventuels emplacements de mémoire, y compris l'emplacement cible. Ce procédé consiste, à l'aide de l'appareil, à détecter des premiers bits d'informations d'éventuels emplacements de mémoire lorsque certains bits d'adresse, et non tous, sont pointés à l'entrée. Au moment où les bits d'adresse sont pointés à l'entrée, des bits d'informations additionnels sont détectés. Lorsque l'adresse cible a bien été reçue, la détection de ses premiers bits d'informations s'effectuera de sorte que la sortie séquentielle de la mémoire cible puisse commencer sur l'horloge suivante. Ce dispositif de détection avant permet d'accroître la fréquence de l'horloge interne sans affecter les contraintes temporelles externes imposées par les différentes interfaces de mémoire séquentielle.
Chan Johnny
Ng Philip S.
Son Jinshu
Atmel Corporation
Smart & Biggar
LandOfFree
Method and apparatus for a serial access memory does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Method and apparatus for a serial access memory, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Method and apparatus for a serial access memory will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-2054527