Method and apparatus for low jitter clock recovery

Details Method and apparatus for low jitter clock recovery Method and apparatus for low jitter clock recovery

G - Physics

06

F

G06F 13/42 (2006.01) G06F 9/24 (2006.01) G06F 9/318 (2006.01) H04J 3/06 (2006.01) H04N 7/24 (2006.01) H04N 7/62 (2006.01) H04L 12/64 (2006.01)

Patent

CA 2330970

A method and apparatus is described for reducing jitter in data sample clock rates recovered from isochronous streams of data packets having associated time stamp values, such as in an IEEE 1394 bus-interconnected system. Jitter associated with variations in the free running quartz-driven PHY clocks is reduced by instead driving local PHY clocks with a phase-locked loop circuit referenced to the Link cycle-out pin, which toggles when the cycle time register cycle-offset field wraps and the cycle-count field increments. Because the cycle-out pin toggles at a frequency proportional to the cycle master's PHY clock, jitter associated with local PHY clock variations is reduced. Jitter associated with quatization noise from finite length time stamp generation is reduced by dithering and noise shape filtering conventional time stamps. This decorrelates the jitter and shifts the associated noise out of the expected frequency band of the sample clock signal to be recovered.

L'invention concerne un procédé et un appareil permettant de réduire l'instabilité affectant la synchronisation de l'échantillonnage des données récupérée à partir des trains isochrones de paquets de données auxquels sont associés des valeurs d'horodatage, comme par exemple dans un système interconnecté à bus IEEE 1394. On réduit l'instabilité associée à des variations dans les horloges PHY à quartz en mode libre en asservissant les horloges PHY locales au moyen d'un circuit de PLL connecté à la borne LCO (Link cycle-out), lequel PLL bascule lorsque le champ de déphasage du registre de temps de cycle reboucle et que le champ de nombre de cycles fait +1. Etant donné que la COP bascule à une fréquence proportionnelle à la cadence de l'horloge maîtresse PHY du cycle, l'instabilité associée aux variations dans les horloges PHY locales est diminuée. Pour réduire l'instabilité associée au bruit de quantification issu de la génération d'horodatage à longueur finie, on réalise une activation et on filtre la structure de bruit des horodatages classiques. On arrive ainsi à dissocier l'instabilité et à faire sortir le bruit associé hors de la bande de fréquence attendue du signal de synchronisation à récupérer.

Affiliated with

Also associated with

Rating

Method and apparatus for low jitter clock recovery does not yet have a rating. At this time, there are no reviews or comments for this patent.

If you have personal experience with Method and apparatus for low jitter clock recovery, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Method and apparatus for low jitter clock recovery will most certainly appreciate the feedback.

Rate now

Comments { 0 }

Profile ID: LFCA-PAI-O-1671769