Method and apparatus for reducing pll lock time

Details Method and apparatus for reducing pll lock time Method and apparatus for reducing pll lock time

H - Electricity

03

L

H03L 7/14 (2006.01) H03L 7/18 (2006.01) H03L 7/08 (2006.01)

Patent

CA 2408597

The lock time is reduced in a phase locked loop frequency synthesizer that has both active modes and standby modes. In the active mode the frequency synthesizer operates to maintain a stable frequency output. The standby or sleep mode is used to reduce power consumption when the frequency synthesizer is not required to provide a frequency output. When the synthesizer is placed in standby mode the most recent value of the Voltage Controlled Oscillator (VCO) tuning voltage is maintained on the VCO tuning control line of the frequency synthesizer. The voltage is maintained on the VCO tuning output pin in Integrated Circuit (IC) frequency synthesizers. The voltage error on the VCO tuning pin is minimized thereby minimizing the lock time of the frequency synthesizer.

L'invention concerne un procédé et un appareil permettant de réduire le temps de verrouillage dans un synthétiseur de fréquence à boucle à asservissement de phase possédant un mode actif et un mode veille. En mode actif, le synthétiseur de fréquence sert à maintenir une sortie en fréquence stable. Le mode veille ou sommeil sert à réduire la consommation lorsque le synthétiseur de fréquence n'a pas à fournir de sortie en fréquence. Lorsque le synthétiseur fonctionne en mode veille, la valeur la plus récente de la tension de syntonisation de l'oscillateur commandé en tension (VCO) est maintenue sur la ligne témoin de syntonisation de l'oscillateur VCO du synthétiseur de fréquence. Dans les synthétiseurs de fréquence à circuit intégré, la tension est maintenue au niveau de la fiche de sortie permettant la syntonisation de l'oscillateur VCO. L'erreur de tension au niveau de la fiche de syntonisation du VCO est ainsi minimisée, ce qui permet de minimiser le temps d'asservissement du synthétiseur de fréquence.

Affiliated with

Also associated with

Rating

Method and apparatus for reducing pll lock time does not yet have a rating. At this time, there are no reviews or comments for this patent.

If you have personal experience with Method and apparatus for reducing pll lock time, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Method and apparatus for reducing pll lock time will most certainly appreciate the feedback.

Rate now

Comments { 0 }

Profile ID: LFCA-PAI-O-2080074