H - Electricity – 04 – L
Patent
H - Electricity
04
L
H04L 7/00 (2006.01) H04J 3/06 (2006.01) H04L 12/20 (2006.01)
Patent
CA 2410506
A method and apparatus for digitizing multiple data streams having different clocks spreads an error due to clock drift is spread across many clock cycles in extremely small amounts. To combine two data streams, the method interpolates one or more samples between existing samples of one of the two data streams and then adjusts a number of samples of said one of the two data streams to maintain balance in a downstream synchronizing buffer. This occurs prior to combining the two data streams. The adjusting may be performed by adding or decimating samples from the interpolated samples. To combine two asynchronous data streams having clocks offset in frequency, first, a first data stream is clocked into and out of a first buffer using a first clock associated with the first data stream. Second, a second data stream is clocked into a second buffer using a second clock associated with the second data stream and clocking the second data stream out of the second buffer using the first clock. Third, samples are interpolated into and decimated from samples of the second data stream prior to clocking the second data stream into the second buffer based on an overflow or underflow of the second buffer. Finally, the outputs of the first and second buffers are combined.
L'invention concerne un procédé et un appareil permettant de numériser des cheminements de données multiples dotés de différentes horloges. Ce procédé diffuse une erreur due à un décalage d'horloge passant dans divers cycles d'horloge en très petites quantités. Afin de combiner deux cheminements de données, le procédé interpole un ou plusieurs échantillons pris parmi les divers échantillons existants d'un ou de deux cheminements de données, puis règle un certain nombre d'échantillons de l'un des deux cheminements de données susmentionnés, en vue de maintenir l'équilibre dans une mémoire tampon de synchronisation en aval. Ceci se produit avant la combinaison des deux cheminements de données. Le réglage peut être réalisé en ajoutant ou en retirant des échantillons à partir des échantillons interpolés. En vue de combiner les deux cheminements de données asynchrones présentant un écart d'horloge en fréquence, premièrement, un premier cheminement de données est réglé temporellement dans et hors d'une première mémoire tampon, au moyen d'une première horloge associée au premier cheminement de données, au moyen d'une première horloge associée au premier cheminement de données. Deuxièmement, un second cheminement de données est réglé dans une seconde mémoire tampon au moyen d'une seconde horloge associée au second cheminement de données et réglant le second cheminement de données hors de la seconde mémoire tampon, au moyen d'une troisième horloge. Troisièmement, les échantillons sont interpolés, dans et retirés, des échantillons du second cheminement de données avant de régler le second cheminement de données dans la seconde mémoire tampon basé sur un dépassement de capacité ou un dépassement de capacité par valeurs inférieures de la seconde mémoire tampon. Finalement, les sorties de la première et de la seconde sortie de la première et de la seconde mémoire tampon sont combinées.
Booth Ted
Gallagher Sean
Howald Robert Landis
General Instrument Corporation
Kirby Eades Gale Baker
LandOfFree
Method and apparatus for summing asynchronous signal samples does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Method and apparatus for summing asynchronous signal samples, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Method and apparatus for summing asynchronous signal samples will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1627859