G - Physics – 09 – G
Patent
G - Physics
09
G
G09G 5/12 (2006.01) G09G 5/00 (2006.01) G09G 5/18 (2006.01) H03L 7/23 (2006.01) H04N 5/12 (2006.01) H04N 5/268 (2006.01) H04N 5/74 (2006.01) H04N 7/10 (2006.01) H04N 9/64 (2006.01) H04N 5/46 (2006.01) H04N 5/44 (2006.01)
Patent
CA 2388977
This invention describes a method and apparatus for vertically locking input and output video frame rates. The output vertical sync pulse is locked in phase with the input vertical sync pulse, regardless of the input format and frequency. The output resolution, horizontal refresh rate, and delay are all user selectable. Two Phase Locked Loops are connected in series to achive vertical lock between the input and output frames. Locking the vertical sync pulses between the input and output frames will eliminate mixing of pixels from different input frames in one output frame. The first Phase Locked Loop generates the output pixel clock required to satisfy the user's display preferences but may not precisely represent the desired output pixel clock required for frame locking because current Phase Locked Loops use integer dividers. A second Phase Locked Loop adjusts its output, which is the reference frequency to the first Phase Locked Loop, until a lock is achieved.
La présente invention concerne un procédé et un appareil permettant de verrouiller verticalement des vitesses de trames vidéo d'entrée et de sortie. L'impulsion de synchronisation verticale de sortie est verrouillée en phase avec l'impulsion de synchronisation verticale d'entrée, quels que soient le format d'entrée et la fréquence. La résolution de sortie, le taux de rafraîchissement horizontal et le retard peuvent tous être sélectionnés par l'utilisateur. Deux boucles accrochées en phase sont connectées en série de façon à réaliser un verrouillage vertical entre les trames d'entrée et de sorties. Le verrouillage des impulsions de synchronisation verticale entre les trames d'entrée et de sortie élimine le mélange des pixels des différentes trames d'entrée dans une trame de sortie. La première boucle accrochée en phase génère l'horloge des pixels de sortie requise pour satisfaire aux préférences d'affichage de l'utilisateur, mais elle peut ne pas représenter l'horloge des pixels de sortie requise pour des trames de verrouillage car les boucles accrochées en phase courantes utilisent des diviseurs entiers. Une seconde boucle accrochée en phase règle sa sortie, qui est la fréquence de référence de la première boucle accrochée en phase, jusqu'à ce que le verrouillage soit effectué.
Taraci Brian Richard
Troung Duy Duc
Rgb Systems Inc.
Riches Mckenzie & Herbert Llp
LandOfFree
Method and apparatus for vertically locking input and output... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Method and apparatus for vertically locking input and output..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Method and apparatus for vertically locking input and output... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1877241