H - Electricity – 03 – L
Patent
H - Electricity
03
L
H03L 7/113 (2006.01) H03L 7/099 (2006.01) H03L 7/16 (2006.01) H03L 7/18 (2006.01) H03L 7/095 (2006.01)
Patent
CA 2294471
The object of the invention is to provide a lock-in process and device for a YIG-tuned oscillator which takes into account ageing and hysteresis of the YIG- tuned oscillator. This object is attained in that during a predetermined frequency change, the frequency of the YIG-tuned oscillator (1) is preset by means of a microprocessor (17) that progressively changes the current (ISP) in the main tuning coil (13) of the YIG-tuned oscillator (1) by an iterative capture routine, until the capture range (.DELTA.FM) of the switched-on frequency-locked loop, which changes with the coil current (ISP), includes the new operating frequency (fSET). The switched-on frequency-locked loop then pulls the oscillator frequency into the capture range of the PLL and the PLL locks-in the oscillator frequency to the new operating frequency (fSET). The microprocessor (17) interrupts the capture routine when a PLL-LOCK detector (11) announces to the microprocessor (17) that the new operating frequency (fSET) has been successfully locked-in. The invention is used in a process for locking-in a phase-locked loop (PLL) to a YIG-tuned oscillator whose frequency is brought into the PLL capture range by a frequency-locked loop equipped with a frequency discriminator. When the PLL is locked-in, the frequency-locked loop can be switched off.
L'objet de l'invention est de développer un procédé pour synchroniser un oscillateur YIG qui tienne compte du vieillissement et de l'hystérèse de l'oscillateur YIG, ainsi qu'un dispositif pour mettre en oeuvre le procédé. A cet effet, lors d'un changement prédéterminé de fréquence, la fréquence de l'oscillateur YIG (1) est préréglée au moyen d'un microprocesseur (17) qui modifie progressivement le courant (I¿SP?) dans le bobinage principal d'accord (13) par une routine de synchronisation itérative, jusqu'à ce que la plage de synchronisation (.DELTA.FM) de la boucle à fréquence asservie sous tension qui se déplace avec le courant (I¿SP?) du bobinage comprenne la nouvelle fréquence de fonctionnement (f¿NOM?). La boucle à fréquence asservie sous tension entraîne la fréquence de l'oscillateur dans la plage de synchronisation de la boucle à phase asservie (PLL) et la boucle à phase asservie synchronise la fréquence de l'oscillateur sur la nouvelle fréquence de fonctionnement (f¿NOM?). Le microprocesseur (17) interrompt la routine de synchronisation lorsqu'un détecteur (11) d'asservissement de phase (PLL-LOCK detector) annonce au microprocesseur (17) que la synchronisation sur la nouvelle fréquence de fonctionnement (f¿NOM?) a réussi. L'invention a des applications dans un procédé pour synchroniser une boucle à phase asservie (PLL) sur un oscillateur YIG dont la fréquence est amenée dans la plage de synchronisation de la boucle à phase asservie par une boucle à fréquence asservie équipée d'un discriminateur de fréquence, la boucle à fréquence asservie pouvant être mise hors tension une fois que la boucle à phase asservie est synchronisée.
Daimler-Benz Aerospace Ag
Fetherstonhaugh & Co.
LandOfFree
Method and arrangement for locking in a yig-tuned oscillator does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Method and arrangement for locking in a yig-tuned oscillator, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Method and arrangement for locking in a yig-tuned oscillator will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1786627