H - Electricity – 04 – N
Patent
H - Electricity
04
N
H04N 7/50 (2006.01)
Patent
CA 2221181
An IDCT method decimates a 2-D IDCT into two 1-D IDCT operations and then operates separately on the even and odd pixel input words. In a common processing step, selected input values are passed directly to output adders and subtractors, while others are multiplied by constant, scaled cosine values. In a pre-common processing step, the lowest-order odd input word is pre-multiplied by ~2, and the odd input words are summed pairwise before processing in a common processing step. In a post-common processing step, intermediate values corresponding to the processed odd input words are multiplied by predetermined coefficients to form odd resultant values. After calculation of the even and odd resultant values, the high-order and low-order outputs are formed by simple subtraction/addition, respectively, of the odd resultant values from/with the even resultant values. The input values are preferably scaled upward by a factor of ~2. Selected bits of some intermediate resulting data words are optionally adjusted by forcing these bits to either 1 or 0. The IDCT system includes a pre-common processing circuit (PREC), a common processing circuit (CBLK), and a post-common processing circuit (POSTC), which perform the necessary operations in the respective steps. The system also includes a controller (CNTL) to generate signals to control the loading of system latches and, preferably, to time-multiplex the application of the even and odd input words to latches in the pre-common circuit.
Une méthode de transformation en cosinus discrets inverse (IDCT) décime une IDCT 2-D en deux opérations IDCT 1-D puis opère séparément sur les mots pairs et impairs d'entrée de pixels. Lors d'une étape de traitement commun, des valeurs d'entrée choisies sont transmises directement à des additionneurs et soustracteurs de sortie, tandis que d'autres sont multipliées par des valeurs cosinusoïdales échelonnées constantes. Avant le traitement commun, le mot d'entrée impair du poids le plus faible est pré-multiplié par ~2, et les mots d'entrée impairs sont mis en sommation par paire avant de faire l'objet du traitement commun. Après le traitement commun, des valeurs intermédiaires correspondant aux mots d'entrée impairs traités sont multipliées par des coefficients prédéterminés pour former des valeurs résultantes impaires. Après calcul des valeurs résultantes paires et impaires, les sorties de poids fort et de poids faible sont formées respectivement par simple soustraction/addition des valeurs résultantes impaires par rapport aux valeurs résultantes paires. Les valeurs d'entrée sont de préférence échelonnées vers le haut par un facteur de ~2. Le niveau 1 ou le niveau 0 peut optionnellement être imposé aux bits sélectionnés de certains mots de données résultants intermédiaires. Le système IDCT comprend un circuit de pré-traitement commun (PREC), un circuit de traitement commun (CBLK) et un circuit de post-traitement commun (POSTC), qui exécutent les opérations nécessaires suivant les étapes prévues. Le système comprend également un contrôleur (CNTL) afin de générer des signaux pour commander le chargement de bascules à verrouillage du système et, de préférence, pour multiplexer dans le temps l'application des mots d'entrée pairs et impairs aux bascules à verrouillage du circuit de pré-traitement commun.
Dewar Kevin Douglas
Jones Mark Anthony
Sotheran Martin William
Discovision Associates
Smart & Biggar
LandOfFree
Method and arrangement for transformation of signals from a... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Method and arrangement for transformation of signals from a..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Method and arrangement for transformation of signals from a... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-2009960