G - Physics – 06 – F
Patent
G - Physics
06
F
G06F 1/12 (2006.01) G06F 5/06 (2006.01)
Patent
CA 2362174
A circuit (34) receives data asynchronously from a bus (48) on which the data is transferred on both rising and falling edges of a control signal (H- STROBE), and provides the data to an output (FIFO_DIN) synchronously with a local clock (SYSCLK). The circuit (34), which may be used in an Ultra DMA controller or other type of device (2) that receives data according to a dual clocked transfer scheme, advantageously, allows the dual edge clocked data to be received using the same controller clock frequency that would be used if the data were transferred only on a single edge. The circuit (34) includes a strobe generator (22) that generates strobes in response to the edges (502, 504, 506) of the control signal. The data from the bus (48) is provided to two temporary storage units (24, 26), one which stores the data transferred on rising edges and one which stores the data transferred on falling edges. The data is provided synchronously to the output of the circuit by using the strobes generated by the strobe generator (22) to select between the two temporary storage units (24, 26).
L'invention concerne un circuit (34) qui reçoit des données transmises de manière asynchrone par un bus (48), ces données étant transférées sur le flanc avant et sur le flanc arrière d'un signal de commande (H-STROBE), ledit circuit fournissant ensuite ces données à une sortie (FIFO_DIN) en même temps qu'à une horloge locale (SYSCLK). Ce circuit (34), qui peut par ailleurs être utilisé dans un ultra-régisseur d'accès direct à la mémoire ou tout autre type de dispositif (2) conçu pour recevoir des données selon un procédé de transfert synchronisé à double flanc, permet avec avantage de recevoir ces données synchronisées à double flanc grâce à la même fréquence d'horloge de régisseur qui serait utilisée si ces données étaient transférées sur un seul flanc. Le circuit (34) susmentionné est également muni d'un générateur de signaux d'échantillonnage (22) destiné à générer des signaux d'échantillonnage en réponse aux flancs (502, 504, 506) du signal de commande. Les données provenant du bus (48) sont en outre fournies à deux unités de mémorisation temporaire (24, 26), l'une d'entre elles étant conçue pour mémoriser les données transférées sur des flancs avant et l'autre permettant de mémoriser les données transmises sur des flancs arrière. Enfin, lesdites données sont fournies en même temps à la sortie du circuit à l'aide des signaux d'échantillonnage générés par le générateur de signaux d'échantillonnage (22), de manière à sélectionner l'une des deux unités de mémorisation temporaire (24, 26).
Qlogic Corporation
Sim & Mcburney
LandOfFree
Method and circuit for receiving dual edge clocked data does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Method and circuit for receiving dual edge clocked data, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Method and circuit for receiving dual edge clocked data will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1342833