G - Physics – 01 – R
Patent
G - Physics
01
R
G01R 31/30 (2006.01) G01R 31/3185 (2006.01)
Patent
CA 2406619
A method and built-in circuit are described for testing direct current (DC) parameters of the input and output pins of a circuit by testing the transition time interval for rising and falling voltage transitions. When the voltage transition is for an integrated circuit (IC) pin having a known capacitance, which can include off-chip capacitance, the magnitude and direction of current at the pin can be determined. The method enables testing an IC via a test access port (TAP) comprising a subset of the pins of the IC, for example in conformance with the IEEE 1149.1 boundary scan test standard. For sufficiently small current magnitudes, such as leakage current (IIL and IIH), the technique can use only on-chip circuitry to sample a pin voltage at time intervals after an output transition is generated at the pin, the time intervals pre- determined to be less than the transition time interval. For larger current magnitudes, such as IOL and IOH, an off-chip capacitance of known value is connected to the pin to decrease the rate of transition. For greater accuracy, an off-chip resistor of known value is connected to the pin, and the transition time interval due to the driver is compared to the transition time interval due to the resistor.
La présente invention concerne un procédé et un circuit incorporé qu'on utilise pour tester les paramètres de courant continu (CC) des broches d'entrée et de sortie d'un circuit au moyen du test de l'intervalle du temps de transition pour des transitions de tension de montée ou de descente. Lorsque la transition de tension s'applique à une broche de circuit intégré (CI) ayant une capacitance connue, qui peut comprendre une capacitance située en dehors du circuit, l'intensité et le sens du courant au niveau de la broche peuvent être déterminés. Le procédé permet de tester un CI par l'intermédiaire d'un port d'accès (TAP) comprenant un sous-ensemble des broches du CI, par exemple, avec un test conforme à la norme IEEE 1149.1 de test de balayage des limites. Pour des intensités de courant suffisamment faibles, telles qu'un courant de fuite (IIL et IIH), la technique peut consister à utiliser uniquement des circuits incorporés sur la puce pour échantillonner une tension de broche à des intervalles de temps après qu'une transition de sortie soit générée au niveau de la broche, les intervalles de temps étant définis à l'avance pour être inférieurs à l'intervalle de temps de transition. Pour des intensités de courant plus importantes, telles que IOL et IOH, une capacitance hors puce d'une valeur connue est connectée à la broche pour réduire la vitesse de transition. Pour obtenir une pus grande précision, une résistance hors puce de valeur connue est connectée à la broche et l'intervalle de temps de transition dû au dispositif de commande est comparé à l'intervalle de temps de transition dû à la résistance.
Logicvision Inc.
Proulx Eugene E.
LandOfFree
Method and circuit for testing dc parameters of circuit... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Method and circuit for testing dc parameters of circuit..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Method and circuit for testing dc parameters of circuit... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1800130