G - Physics – 06 – F
Patent
G - Physics
06
F
G06F 15/167 (2006.01) G06F 13/364 (2006.01)
Patent
CA 2245633
A method and system for enhanced bus access in a multiprocessor system having multiprocessors coupled to a system memory via a common wide bus. The common wide bus is subdivided into multiple sub-buses which may be accessed individually or in groups by a selected processor, or individual sub-buses may be accessed by multiple processors simultaneously. In response to one or more pending transactions, each processor outputs a request to bus arbitration logic for a maximum-permitted number of sub-buses. If the number of sub-buses granted to a particular processor equals the number of pending transactions at that processor, all pending transactions are performed in parallel on separate sub-buses. If the number of sub-buses granted is less than the number of pending transactions, pending transactions are performed in a priority order. Finally, if the number of granted sub-buses is greater than the number of pending transactions, selected transactions are performed over multiple sub-buses in parallel, greatly enhancing the speed of those transactions.
L'invention est constituée par une méthode et un système servant à améliorer l'arbitrage de l'accès à un bus dans un système multiprocesseur dans lequel les processeurs sont couplés à la mémoire par un bus à grand débit commun. Ce bus est subdivisé en plusieurs sous-bus, un processeur particulier pouvant avoir accès à l'un quelconque des sous-bus d'un groupe de sous-bus ou à tous les sous-bus du groupe, ou plusieurs processeurs pouvant avoir accès simultanément aux sous-bus individuels. En réaction à une ou à plusieurs transactions en cours, chaque processeur transmet à un circuit logique d'arbitrage d'accès au bus une demande d'arbitrage d'accès au nombre de sous-bus maximum autorisé. Si le nombre des sous-bus affectés à un processeur particulier est égal au nombre des transactions en cours à ce processeur, toutes les transactions en cours sont exécutées en parallèle sur des sous-bus distincts. Si le nombre des sous-bus affectés est inférieur au nombre des transactions en cours, les transactions en cours sont effectuées par ordre de priorité. Finalement, si le nombre des sous-bus affectés est supérieur au nombre des transactions en cours, des transactions sélectionnées sont effectuées sur une pluralité de sous-bus en parallèle, ce qui accroît considérablement la vitesse d'exécution de ces transactions.
Kahle James A.
Tran Cang N.
International Business Machines Corporation
Rosen Arnold
LandOfFree
Method and system for simultaneous variable-width bus access... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Method and system for simultaneous variable-width bus access..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Method and system for simultaneous variable-width bus access... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1761010