H - Electricity – 01 – L
Patent
H - Electricity
01
L
H01L 27/00 (2006.01) G06F 1/22 (2006.01) G06F 15/00 (2006.01) H01L 21/77 (2006.01) H01L 27/118 (2006.01) H03K 19/173 (2006.01)
Patent
CA 2172812
An integrated circuit (300) has a plurality of interface pins and includes a first circuit block (300a) that is comprised of a plurality of gate-equivalent circuits; the first circuit block being a first partition of a data processing system. The integrated circuit further includes at least one other circuit block (300b, 300c) comprised of a plurality of gate-equivalent circuits; the second circuit block being a second partition of the data processing system. The first and second circuit blocks are capable of operating independently of one another, with each performing an associated function. At least one mode select interface pin is provided, in conjunction with gating circuitry (304) that is interposed between the first and second circuit blocks and the interface pins for selectively coupling, in accordance with a logic level applied to the at least one mode select interface pin, only one of the circuit blocks to the interface pins. A method of specifying a gate array integrated circuit to include a plurality of independently operating circuit blocks is also disclosed.
Un circuit intégré (300) présente une pluralité de broches d'interface ainsi qu'un premier bloc de circuits (300a) constitué d'une pluralité de cicuits équivalents en portes logiques, ce premier bloc constituant une première partie d'un système de traitement de données. Ce circuit intégré comporte également au moins un autre bloc de circuits (300b, 300c) présentant une pluralité de circuits équivalents en portes logiques, ce deuxième bloc constituant une deuxième partie du système de traitement de données. Lesdits premier et deuxième blocs de circuits peuvent fonctionner indépendamment l'un de l'autre, chacun remplissant une fonction associée. Au moins une broche d'interface de sélection de mode est prévue ainsi que des portes (304) situées entre les premier et deuxième blocs de circuits et les broches d'interface permettant le couplage sélectif d'un seul bloc de circuit avec les broches d'interface, en fonction d'un niveau logique appliqué sur au moins une broche d'interface de sélection de mode. L'invention porte également sur un procédé de conception d'un circuit intégré à matrices de portes de sorte que ce dernier comporte une pluralité de blocs de circuits fonctionnant indépendamment.
Smart & Biggar
Wang Laboratories Inc.
LandOfFree
Method for combining a plurality of independently operating... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Method for combining a plurality of independently operating..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Method for combining a plurality of independently operating... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1949096