G - Physics – 06 – F
Patent
G - Physics
06
F
G06F 11/16 (2006.01) G06F 11/00 (2006.01)
Patent
CA 2498596
Redundant systems are often provided with identically mounted processor boards which function according to a lockstep operation. The basic condition for the implementation of a lockstep system is the deterministic behaviour of all of the constituents contained in the board, such as CPUs, chip sets, main memory etc. According to the invention, deterministic behaviour signifies that said constituents supply identical results at identical times, in an error-free case, when the constituents receive identical stimuli at identical times. Deterministic behaviour also presupposes the use of interfaces in clock- controlled synchronism. Asynchronous interfaces cause a certain temporal indeterminancy in the system in many cases, whereby the entire synchronised behaviour of the system cannot be maintained. In order to thus be able to carry out a lockstep operation, the invention relates to a method for the synchronisation of external events which are supplied to a processor (CPU) and influence the same. The external events are intermediately stored accordingly and the processors are presented at identical points in the execution of commands. Problems which are created by the capacity of modern processors to execute commands in parallel are avoided by the fact that the parallel execution of the processors is stopped before the desired point in the command execution is reached and said point is then reached exactly in the single step mode.
Selon l'invention, des systèmes redondants sont pourvus de cartes électroniques de traitement, souvent agencées de manière identique et qui fonctionnent en mode synchrone. La condition de base pour la mise en oeuvre d'un système en mode bloqué est le comportement déterministe de tous les composants contenus dans une carte, tels que l'unité centrale, la série de puces, la mémoire centrale etc. Selon l'invention, le comportement déterministe est caractérisé en ce que les composants livrent des résultats identiques à des moments identiques sans défauts, lorsque les composants contiennent des stimuli identiques à des moments identiques. Un comportement déterministe suppose également l'utilisation d'interfaces synchrones. Les interfaces asynchrones provoquent dans le système, dans de nombreux cas, une certaine incertitude temporelle, le comportement général synchrone du système ne pouvant, de ce fait, pas être maintenu. L'objectif de l'invention est de mettre en oeuvre un fonctionnement en mode synchrone. A cet effet, l'invention concerne un procédé de synchronisation d'événements extérieurs, qui sont transmis à un processeur (unité centrale) et qui influencent ce dernier. Par conséquent, les événements externes sont mis en mémoire tampon et les processeurs sont présentés à une place identique dans l'exécution d'instructions. Les problèmes inhérents à la capacité des processeurs modernes, notamment la prise en charge parallèle des instructions, sont évités, du fait que l'exécution parallèle des processeurs est empêchée, avant que la place souhaitée soit atteinte dans la prise en charge des instructions, puis cette place est atteinte exactement dans un mode pas à pas.
Peleska Pavel
Schnabel Dirk
Weber Anton
Aktiengesellschaft Siemens
Fetherstonhaugh & Co.
LandOfFree
Method for event synchronisation, especially for processors... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Method for event synchronisation, especially for processors..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Method for event synchronisation, especially for processors... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1792477