Method for fabricating an electrically addressable...

H - Electricity – 01 – L

Patent

Rate now

  [ 0.00 ] – not rated yet Voters 0   Comments 0

Details

H01L 21/84 (2006.01) G02F 1/1362 (2006.01) H01L 21/20 (2006.01) H01L 21/86 (2006.01)

Patent

CA 2324451

A method for fabricating a monolithically integrated liquid crystal array display and control circuitry on a silicon-on-sapphire structure comprises the steps of: a) forming an epitaxial silicon layer (40) on a sapphire substrate (30) to create a silicon-on-sapphire structure; b) ion implanting the epitaxial silicon layer; c) annealing the silicon-on- sapphire structure; d) oxidizing the epitaxial silicon layer to form a silicon dioxide layer from portion of the epitaxial silicon layer so that a thinned epitaxial silicon layer remains; e) removing the silicon dioxide layer to expose the thinned epitaxial silicon layer, f) fabricating an array of pixels (122) from the thinned epitaxial silicon layer; and g) fabricating integrated circuit (124, 126) from the thinned epitaxial silicon layer which is operably coupled to modulate the pixels. The thinned epitaxial silicon layer supports the fabrication of device quality circuitry which is used to control the operation of the pixels.

La présente invention concerne un procédé permettant de fabriquer un afficheur matriciel à cristaux liquides intégré et sa logique de commande sur une structure silicium sur saphir. Ce procédé comporte plusieurs opérations: a) formation d'une couche de silicium épitaxial (40) sur un substrat de saphir (30) de façon à créer la structure silicium sur saphir; b) implantation ionique de la couche de silicium épitaxial; c) recuit de la structure silicium sur saphir; d) oxydation de la couche de silicium épitaxial pour obtenir une couche de dioxyde de silicium à partir de la couche de silicium épitaxial de façon à ne conserver qu'une couche plus fine de silicium épitaxial; e) suppression de la couche de dioxyde de silicium pour dégager la couche plus fine de silicium épitaxial; f) fabrication d'une matrice de pixels (122) à partir de la couche plus fine de silicium épitaxial et g) fabrication du circuit intégré (124, 126) à partir de la couche plus fine de silicium épitaxial qui est fonctionnellement couplée de façon à moduler les pixels. Cette couche plus fine de silicium épitaxial est compatible avec la fabrication d'un circuit de qualité d'appareil convenant à la gestion de la mise en oeuvre des pixels.

LandOfFree

Say what you really think

Search LandOfFree.com for Canadian inventors and patents. Rate them and share your experience with other people.

Rating

Method for fabricating an electrically addressable... does not yet have a rating. At this time, there are no reviews or comments for this patent.

If you have personal experience with Method for fabricating an electrically addressable..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Method for fabricating an electrically addressable... will most certainly appreciate the feedback.

Rate now

     

Profile ID: LFCA-PAI-O-1446205

  Search
All data on this website is collected from public sources. Our data reflects the most accurate information available at the time of publication.